JP2583198Y2 - Input device - Google Patents

Input device

Info

Publication number
JP2583198Y2
JP2583198Y2 JP1991063098U JP6309891U JP2583198Y2 JP 2583198 Y2 JP2583198 Y2 JP 2583198Y2 JP 1991063098 U JP1991063098 U JP 1991063098U JP 6309891 U JP6309891 U JP 6309891U JP 2583198 Y2 JP2583198 Y2 JP 2583198Y2
Authority
JP
Japan
Prior art keywords
input
voltage output
input terminal
output type
type detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1991063098U
Other languages
Japanese (ja)
Other versions
JPH0518126U (en
Inventor
義広 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koyo Electronics Industries Co Ltd
Original Assignee
Koyo Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koyo Electronics Industries Co Ltd filed Critical Koyo Electronics Industries Co Ltd
Priority to JP1991063098U priority Critical patent/JP2583198Y2/en
Publication of JPH0518126U publication Critical patent/JPH0518126U/en
Application granted granted Critical
Publication of JP2583198Y2 publication Critical patent/JP2583198Y2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Electronic Switches (AREA)

Description

【考案の詳細な説明】[Detailed description of the invention]

【0001】[0001]

【産業上の利用分野】本考案はカウンタ、CPU等の入
力装置、特に電圧出力形の検出器及び無電圧出力形の検
出器の双方に対応できる入力装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input device such as a counter and a CPU, and more particularly to an input device capable of supporting both a voltage output type detector and a non-voltage output type detector.

【0002】[0002]

【従来の技術及び考案が解決しようとする課題】検出器
にはその出力が電圧出力形式及び無電圧出力形式の2つ
の形式があり、例えば従来のカウンタでは検出器の出力
信号が電圧出力又は無電圧出力のいずれか一方の出力形
式の検出器しか接続できなかった。このため、カウンタ
は各種の検出器の出力をその出力形式に関係なく入力す
ることができず、カウンタの使用範囲が制約されてい
た。なお、無電圧出力形式とは、その出力が開放(オン
出力のとき)又は短絡(オフ出力のとき)する出力形式
のものをいう(「制御機器の正しい使い方 検出用スイ
ッチ編」p10,11 日本電気制御機器工業会編、
「制御機器の正しい使い方 タイマ・カウンタ編」p1
42,143 日本電気制御機器工業会編」参照)。
2. Description of the Related Art Detectors have two types of output, a voltage output type and a non-voltage output type. For example, in a conventional counter, the output signal of the detector is a voltage output or a non-voltage output type. Only one of the voltage output type detectors could be connected. For this reason, the counter cannot input the outputs of various detectors regardless of the output format, and the range of use of the counter is restricted. The non-voltage output type refers to an output type in which the output is opened (when the output is on) or short-circuited (when the output is off) (“correct use of control equipment, detection switch”, p10, 11 Japan). Electric Control Equipment Manufacturers Association,
"Correct Usage of Control Equipment Timer / Counter" p1
42, 143, edited by the Electric Control Equipment Manufacturers Association of Japan ").

【0003】本考案は、このような状況に鑑みてなされ
たものであり、電圧出力形の検出器の出力及び無電圧出
力形の検出器の出力を同様に扱うことができるようにし
た入力装置を提供することを目的とする。
The present invention has been made in view of such a situation, and an input device capable of treating the output of a voltage output type detector and the output of a non-voltage output type detector in the same manner. The purpose is to provide.

【0004】[0004]

【課題を解決するための手段】本考案の入力装置は、ス
イッチングトランジスタ及び抵抗素子からなり、一方の
端子が正極電位又は負極電位に接続され、他方の端子が
入力端子に接続された直列回路と、入力端子に電圧出力
形の検出器の出力を入力するときには、スイッチングト
ランジスタをオフ状態にし、入力端子に無電圧出力形の
検出器の出力を入力するときには、スイッチングトラン
ジスタをオン状態にして正極電位又は負極電位を入力端
子に印加させる制御回路とを有する。
An input device according to the present invention comprises a switching circuit and a resistance element, and a series circuit in which one terminal is connected to a positive electrode potential or a negative electrode potential and the other terminal is connected to an input terminal. When the output of the voltage output type detector is input to the input terminal, the switching transistor is turned off. When the output of the non-voltage output type detector is input to the input terminal, the switching transistor is turned on to set the positive electrode potential. Or a control circuit for applying a negative potential to the input terminal.

【0005】[0005]

【作用】本考案において、入力端子に電圧出力形の検出
器の出力を入力するときは、スイッチングトランジスタ
はオフ状態になっており、正極電位又は負極電位が入力
端子に印加していない状態になっている。従って、検出
器からの出力がそのままその信号を入力する機器に取り
込まれる。一方、入力端子に無電圧出力形の検出器の出
力を入力するときは、スイッチングトランジスタはオン
状態になっており、正極電位又は負極電位が入力端子に
印加した状態になっている。従って、検出器からの出力
が無電圧の場合には入力端子には正極電位又は負極電位
が印加され、そして、検出器からの出力が接地電位の場
合には接地電位となり、入力端子から信号を入力する機
器側から見ると電圧出力形の検出器と同様な信号が入力
することになる。
In the present invention, when the output of the voltage output type detector is input to the input terminal, the switching transistor is turned off, and the positive potential or the negative potential is not applied to the input terminal. ing. Therefore, the output from the detector is taken as it is into a device that inputs the signal. On the other hand, when the output of the non-voltage output type detector is input to the input terminal, the switching transistor is in the ON state, and the positive potential or the negative potential is applied to the input terminal. Therefore, when the output from the detector is no voltage, a positive potential or a negative potential is applied to the input terminal, and when the output from the detector is the ground potential, the potential becomes the ground potential. When viewed from the input device side, a signal similar to that of the voltage output type detector is input.

【0006】[0006]

【実施例】図1は本考案の一実施例の入力装置の回路図
である。図において、入力端子10は抵抗R1を介して
接地側に接続されると共に、入力回路11の入力側に接
続される。入力回路11の出力側はカウンタを構成する
マイクロプロセッサ12の入力ポートI1に接続されて
おり、また、マイクロプロセッサ12の出力ポータO1
は抵抗R2を介してトランジスタQ1のベースに接続さ
れており、このトランジスタQ1のコレクタは抵抗R3
を介してトランジスタQ2のベースに接続されている。
このトランジスタQ2のエミッタは正極側に接続され、
コレクタは抵抗R4及びダイオードD1を介して入力端
子10に接続されている。
1 is a circuit diagram of an input device according to an embodiment of the present invention. In the figure, an input terminal 10 is connected to a ground side via a resistor R1 and to an input side of an input circuit 11. An output side of the input circuit 11 is connected to an input port I1 of a microprocessor 12 constituting a counter.
Is connected to the base of a transistor Q1 via a resistor R2, and the collector of the transistor Q1 is connected to a resistor R3.
Is connected to the base of the transistor Q2.
The emitter of the transistor Q2 is connected to the positive electrode side,
The collector is connected to the input terminal 10 via the resistor R4 and the diode D1.

【0007】以上の構成からなるカウンタの入力装置の
動作を次に説明する。 (1) 電圧出力形の検出器を接続した場合 この場合には外部キー入力13により電圧出力形の検出
器を接続することをマイクロプロセッサ12に設定す
る。マイクロプロセッサ12は外部キー入力13が入力
すると例えば内蔵するメモリにフラグをセットし、その
フラグに基づいて出力ポートO1の出力をLレベルにセ
ットする。これによりトランジスタQ1はオフになり、
そしてトランジスタQ2もオフになる。従って、入力端
子10に電圧出力形の検出器を接続すると、検出器の出
力のON・OFF信号に従って入力端子10に電圧変化
が生じ、入力回路11を介してマイクロプロセッサ12
の入力ポートI1に入力し、検出器の出力はマイクロプ
ロセッサ12に取り込まれる。このときマイクロプロセ
ッサ12はその入力ポートI1に入力した信号がレベル
がLからHになったときに入力端子10に信号が入力し
たと判断するようにプログラムされているものとする。
Next, the operation of the input device for a counter having the above configuration will be described. (1) When a voltage output type detector is connected In this case, the microprocessor 12 is set to connect the voltage output type detector by the external key input 13. When the external key input 13 is input, the microprocessor 12 sets a flag in, for example, a built-in memory, and sets the output of the output port O1 to L level based on the flag. This turns off transistor Q1,
Then, the transistor Q2 is also turned off. Therefore, when a voltage output type detector is connected to the input terminal 10, a voltage change occurs in the input terminal 10 in accordance with the ON / OFF signal of the output of the detector, and the microprocessor 12
, And the output of the detector is taken into the microprocessor 12. At this time, it is assumed that the microprocessor 12 is programmed to determine that a signal has been input to the input terminal 10 when the level of the signal input to the input port I1 changes from L to H.

【0008】 (2) 無電圧出力形の検出器を接続した場合 この場合には外部キー入力13により無電圧出力形の検
出器を接続することをマイクロプロセッサ12に設定す
る。マイクロプロセッサ12は外部キー入力13が入力
すると内蔵するメモリのフラグをリセットし、そのフラ
グに基づいて出力ポートO1の出力をHレベルにセット
する。これによりトランジスタQ1はオンになり、そし
てトランジスタQ2もオンになる。
(2) When a no-voltage output type detector is connected In this case, the microprocessor 12 is set to connect a no-voltage output type detector by an external key input 13. The microprocessor 12 resets the flag of the built-in memory when the external key input 13 is input, and sets the output of the output port O1 to H level based on the flag. This turns on transistor Q1 and also turns on transistor Q2.

【0009】従って、入力端子10に無電圧出力形の検
出器を接続すると、検出器の出力のON・OFF信号に
従って入力端子10に電圧変化が生じる。例えば、入力
端子10が接地電位になっている状態では、その電位が
入力回路11を介して入力ポートI1に入力する。入力
端子10に電圧が印加されていない状態(無電圧出力形
の検出器がオン状態)のときは、トランジスタQ2がオ
ンになっているので、正極電位が抵抗R4及びダイオー
ドD1を介して入力端子10に印加し、入力回路11を
介して入力ポートI1に取り込まれる。このときマイク
ロプロセッサ12はその入力ポートI1に入力した信号
がレベルがLからHに変化するので、入力端子10に信
号が入力したものと判断する。
Therefore, when a non-voltage output type detector is connected to the input terminal 10, a voltage change occurs at the input terminal 10 according to the ON / OFF signal of the output of the detector. For example, when the input terminal 10 is at the ground potential, the potential is input to the input port I1 via the input circuit 11. When no voltage is applied to the input terminal 10 (no voltage output type detector is in the on state), the transistor Q2 is on, and the positive electrode potential is applied via the resistor R4 and the diode D1 to the input terminal. And input to the input port I1 via the input circuit 11. At this time, since the level of the signal input to the input port I1 changes from L to H, the microprocessor 12 determines that the signal has been input to the input terminal 10.

【0010】なお、上述の実施例においては入力端子1
0に正極電位及び接地電位が入力する例について説明し
たが、負極電位及び接地電位が入力する場合にも適用で
き、その場合にはトランジスタQ1にPNP形のものを
用い、トランジスタQ2にNPN形のものを用いてトラ
ンジスタQ2のエミッタに−24Vの負極電位を接続す
る。
In the above embodiment, the input terminal 1
Although the example in which the positive electrode potential and the ground potential are input to 0 has been described, the present invention can also be applied to the case where the negative electrode potential and the ground potential are input. A negative electrode potential of -24 V is connected to the emitter of the transistor Q2.

【0011】また、本考案の制御回路は電圧出力形の検
出器を接続したときトランジスタQ2をオフにし、無電
圧出力形の検出器を接続したときトランジスタQ2をオ
ンにすればよいから、その制御はマイクロプロセッサ1
2でなくともよく、トランジスタQ2を制御する他の回
路を設けることにより実現してもよい。また、本考案の
対象はカウンタのみでなく、マイクロプロセッサを使用
した機器であれば同様に適用され、更にゲートアレイと
スイッチにより構成された機器の入力装置としても適用
できる。
Further, the control circuit of the present invention only needs to turn off the transistor Q2 when a voltage output type detector is connected and turn on the transistor Q2 when a non-voltage output type detector is connected. Is the microprocessor 1
2 and may be realized by providing another circuit for controlling the transistor Q2. In addition, the present invention can be applied not only to the counter but also to any device using a microprocessor, and can also be applied to an input device of a device including a gate array and a switch.

【0012】[0012]

【考案の効果】以上のように本考案によれば、スイッチ
ングトランジスタ及び抵抗素子からなる直列回路と、入
力端子に電圧出力形の検出器の出力を入力するときに
は、スイッチングトランジスタをオフ状態にし、入力端
子に無電圧出力形の検出器の出力を入力するときには、
スイッチングトランジスタをオン状態にして正極電位又
は負極電位を入力端子に印加させる制御回路とにより、
入力端子に電圧出力形の検出器及び無電圧出力形の検出
器のいずれが接続されても同様な形式の信号を発生させ
るようにしたので、その信号を入力する機器は一機種で
電圧出力形及び無電圧出力形の検出器でもどちらにも対
応でき、その使用範囲が拡大できる、という効果が得ら
れている。
As described above, according to the present invention, when the output of the voltage output type detector is input to the input terminal and the series circuit including the switching transistor and the resistance element, the switching transistor is turned off and the input is performed. When inputting the output of a non-voltage output type detector to the terminal,
With a control circuit that turns on the switching transistor and applies the positive electrode potential or the negative electrode potential to the input terminal,
The same type of signal is generated regardless of whether a voltage output type detector or a non-voltage output type detector is connected to the input terminal. And a non-voltage output type detector can cope with both of them, and the use range thereof can be expanded.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本考案の一実施例の入力装置の回路図である。FIG. 1 is a circuit diagram of an input device according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10 入力端子 11 入力回路 12 マイクロプロセッサ 10 input terminal 11 input circuit 12 microprocessor

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】 スイッチングトランジスタ及び抵抗素子
からなり、一方の端子が正極電位又は負極電位に接続さ
れ、他方の端子が入力端子に接続された直列回路と、
力端子に電圧出力形の検出器の出力を入力するときに
は、前記スイッチングトランジスタをオフ状態にし、
力端子に無電圧出力形の検出器の出力を入力するときに
は、前記スイッチングトランジスタをオン状態にして正
極電位又は負極電位を入力端子に印加させる制御回路と
を有することを特徴とする入力装置。
1. A consists switching transistor and the resistor, the one terminal connected to the positive electrode potential or the negative potential, a series circuit and the other terminal connected to the input terminal, the input
When inputting the output of a voltage output type detector to the
A control circuit that turns off the switching transistor and, when an output of a non-voltage output type detector is input to an input terminal, turns on the switching transistor and applies a positive potential or a negative potential to the input terminal. An input device comprising:
JP1991063098U 1991-08-09 1991-08-09 Input device Expired - Fee Related JP2583198Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1991063098U JP2583198Y2 (en) 1991-08-09 1991-08-09 Input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1991063098U JP2583198Y2 (en) 1991-08-09 1991-08-09 Input device

Publications (2)

Publication Number Publication Date
JPH0518126U JPH0518126U (en) 1993-03-05
JP2583198Y2 true JP2583198Y2 (en) 1998-10-15

Family

ID=13219487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1991063098U Expired - Fee Related JP2583198Y2 (en) 1991-08-09 1991-08-09 Input device

Country Status (1)

Country Link
JP (1) JP2583198Y2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3637428B2 (en) * 1996-03-04 2005-04-13 株式会社ルネサステクノロジ Semiconductor circuit
JP4536274B2 (en) * 2001-02-02 2010-09-01 サンクス株式会社 Signal input circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3022434U (en) * 1995-09-06 1996-03-26 三菱樹脂株式会社 Laminated optical disk

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
日本電気制御機器工業会編「制御機器の正しい使い方 検出用スイッチ編〈改訂版〉」(1989年10月改訂版発行) 日本電気制御機器工業会、P.8−11

Also Published As

Publication number Publication date
JPH0518126U (en) 1993-03-05

Similar Documents

Publication Publication Date Title
JP2583198Y2 (en) Input device
JPH0155762B2 (en)
JPS5844669Y2 (en) Schmidt trigger circuit
JPH087694Y2 (en) Muting control circuit
JPH048129U (en)
JPS587688Y2 (en) Transistor amplifier protection circuit
JPH02119718U (en)
JPH0318269A (en) Precharge circuit
JPS6042497Y2 (en) muting circuit
JPH0528951Y2 (en)
JPH0540571Y2 (en)
JPS6215958Y2 (en)
JPS6338694Y2 (en)
JPH0648979Y2 (en) Volume control circuit
JPH02119719U (en)
JPH03107726U (en)
JPS5963716U (en) Stabilized DC power supply
JPS6081920A (en) Monostable multivibrator
JPH0342580U (en)
JPH0458719U (en)
JPH031632U (en)
JPH03107701U (en)
JPH0377687B2 (en)
JPS59142816U (en) Constant voltage circuit output short circuit prevention circuit
JPH01193657A (en) Current detection circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees