JPS5843049A - 数値データ入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は小型電子式計算機Ｉ：おける入力データの訂正
方式に関する。

小型電子式計算機では、一般に【コ（オールクリア）キ
ー及び［０（置数クリア）キーを備え、いずれのキーを
操作しても置数データは全桁クリアされ志ようになって
い暮。また、計算機の中には、いわゆる右゛Ｖフトキー
を備″え、七のキー操作により置数データを最下位桁か
ら１桁ずつ′クリアするようにしたものもある。

また一方、最近では例えば億、万、千などのキー蓼二よ
り、単位毎の入力ができる小型電子式計算機が実用化さ
れているが、この門の計算機においても、［０１キー−
、ｒ！：１キーのいずれの操作によっても置数データは
全桁クリ−されるよう　・にな４ており、このため置数
データを訂正する場合には、上位単位のデータからつま
り最初から置数しなおさなければならず、その操作が非
常に面倒であった。

本発明は上記の点に鑑みてなされたもので。

例えば単位毎の入力ができる小型電子式計算機におい、
て、各単位毎の置数データの訂正を可能として、入力′
データの訂正゛を□容易に行ない得る小型電子界ｌ″ｌ
′ｌ＃機の訂正方式な′提供することを目的とする。

以下図面を参照して本発明の一実施例を説明する。第１
図において、１はキー人力部で、テンキー２．ファンク
ションキーＪ、　　ｌ：Ｊ　　。

「千Ｊ、ｒ万」の単位キー４ａ〜４０．単位クリアキー
５を備えており、そのキー人力データは制卸部６へ送ら
れる。なお、キー人力部１は図示しないが通常の０キー
、ロキーも備えている。この制ａ　＊　６３１　、キー
人力部ＪＩ：おけるキーー作Ｓ二応じて置数デ′−タＤ
Ａ、データへカ指令ＩＮ、制御信号ａ　％　ｆ、フラグ
変換指令ＴＣ等を出力する。そして、上記制御部６から
出力される置数ダータＤムは、　？−ト回路７及びアン
ド回路８を介して例えば１３桁構成のシフトレジスタ９
へ入力される。また、制Ｎ＆ｊからへ出力されるデータ
入力指令ＩＮはゲート同号ａｔｔナンド回路−１０を介
してアンド回路８へ入力される。しかして、上記シフト
レジスタ９ノ出力は表示部１１へ送られると共に、アン
゛ド回路１２を介してゲート回路１へ送られる。上記ア
ンド回路１１ｈ、制御部６からインバータ１８を介して
与えられる制御信号ｆによりゲート制御さ５れる。一方
、上記表示部１１は、数値Ｉ：対するデジタル表示と共
に「億」、「万」。

「千」の単位表示ができるようになっている。

また、上記リフトレジスタ９は最下位桁とその上位桁と
の間つまりＰ点から出力を取出せるようになっており、
その出力はアーンド回路１４へ入力される。このアンド
回路１４は制御部６からの制御信号すによってゲート制
御されるもの−で、その出力は４ピッ番トのシフトレジ
スタ１５へ入力される。このレフトレジスタ１５は、制
卸部５からの制御信号０によってＶフト制ｉ［Ｉされる
もので、第１〜第４ビツトの出力はフラグ変換回路ＪＣ
内のアンド回路ＪＦａ〜ＪＦｄへ入力される。ざら（：
シフトレジスタ１５の＠２ビットの出力はオア回路１８
ａを介してアンド　。

回路ＪＦａ、＠３ビットの出力はオア回路１８ａ、、１
８ｂを介してアンド回路１１ａ、１７ｂ。

＠４ビットの出力はオア回路１１１ａ〜１８ｃを介して
乙ｙ下回路１１６〜ＪＦＣへも入力され、る。また、オ
ア回路１８ａ〜１１１０には、制紬部６から出力される
フラグ変換指令ＴＣがインバータ１９を介して入力され
る。さらに、このインバータＪ９の出力は′、アンド回
路７７ｄへ・入力さ・れる、そして、上記アンド回路１
１ａ〜７７６の出力がフラグ変換回路１６の出力として
４ビットシフトレジスタ２０．２１の各ビットへ入力さ
れる。上記リフトレジスタ２０゜２１は、制御部６から
出力される制御信号ｄ。

ｅ　ｃよってそれぞれシフト制御される。そして。

シフトレジスタ２０のＶリアル出力は、制御部６からの
制御信号ｆによってゲート制御されるアンド回路２２を
介してシフトレジスタ９へ入力される。また、シフトレ
ジスタ、２１のりリア　・ル出力は、インバータ２３を
介してナンド回路１０へ入力され、このすｙド回路１０
の出力が１１″回路“を介してシフト′ジ８り”へ入力
される。

、第２図は上記シフトレジスタ９の詳細を示すものであ
る。このシフトレジスタ９はり、、〜Ｄ１．の１３桁カ
ニらなり、ＤにＤａ桁に千単位未滴のデータｍ　Ｄ４桁
にキ単位の“デーータａ　Ｄ−１〜Ｄ８桁Ｃニー万単位
のダータ、Ｄｏ〜Ｄ、、ｌ二億単位のデータを記憶する
ようＳ二なっている。そしてＤＩ＆桁はフラグ桁で、「
億」、「万」。

「千」、「千未満」の各単位に対するフラグＦ。

〜Ｆ４を記憶する。

次に上記実施例の動作Ｉ：ついて説明する。今例えば第
３図■Ｃ二示すようｉエキ−人力部１よりａ］（２）（
３１（１１億のキー人力を行なったとすると、Ｗｔ置数
データ１２３４ＪがシフトレジスタのＩ）ｔｔ〜Ｄ４桁
Ｉ：書込まれ、１）ｔｓ桁・の最上位桁Ｉ：「億」の単
位を示すフラグｒ、が書込まれる。すなわち、キー人力
部１からデータを入力すると、制細部６からデータ入力
指令ＩＮが出力され、ゲート回路７が制御部６からのデ
ータＤムを選択するよう喀；切換えられる。また、制（
財）部６から出力される制御信号ａは通常時は、「０」
であり。

このためナンド回路１０の出力が　１　となってアンド
回路８へ入力されている。従ってキー人力部１から制御
部６を介して出力されるデータＤＡ１１．ゲート回路？
及びアンド回路８を介しに書込まれる。また１国キ ー４ａの操作によってシフトレジスタ９のＤ１ｍ桁にフ
ラグＦ１が書込まれる。セして、Ｖフトレジ不タ９に入
力データが書込まれると、データ入力指令ＩＮが０　と
なり、ゲート回路１はアンド回路１２の出力を選択する
ように切換えられる。このアンド回路１！は、制御部６
からインバータＩＳを介して与えられる制御信号ｆＩ＝
よって制御されるが、こ９！を号ｆは１１１！４図６＝
示すようにＰ点からり８桁“の内容が出力される間のみ
、つまり、シフトレジスタ９の出力端からＤＩＭ桁の内
容が出力される間のみ出力され。

トレジスタ９に入力された。データのうちｓ　Ｄ１〜Ｄ
ｌｌの内容はアンド回路１２．ゲート回路１゜アンド回
路８を介して循環保持−される、一方。

Ｖフトレジス″夕、９のＰ点からり、の内容が続出され
るタイミングでは、１！８４図に示すよう６二制御部６
から制御信号すが出力され、アンド回路１４の’Ｆ’−
）を開く、また、この際、制御部６から１１４図に示す
ように［）ｔｓ桁の各ビット菖二対応して４発のリフト
クロックＣが小力される。

こ′の結果、シフトレジスタ９のＰ点から出力されるＤ
皇穆桁の内容がリフトレジスタＩ５に読込まれる。この
リフトレジスタ１５に読込まれた内容は１通常時であれ
ばそのままフラグ変換回路１＃を介（てνフトレどスタ
１０．２１へ転送される。すなわち１通常時はフラグ変
換指令ＴＣが出力されず　インバータ１９の出力がｌ　
となつ゛てアンド回路１１ａ〜ｘｌｔｌＩ＝与えられて
いるので、リフトレジスタ１５の内容はそのままアンド
回路ＪＦａ〜Ｊ７ｄをｔしてＶブトレジスタ２０．２１
へ転送される。セして。

Ｖブトレジスタ２０に転送されたデータ）嘘、制御信号
ｆが出力されているタイミングで発生する３発のりｄツ
クｉ号ｄ　Ｃよってリフトレジスタ２０から続出され、
アンド回路２２を介してシフトレジスタ９のＤＩＭ桁に
書込まれる。このようにしてシフトレジスタ９の内容は
、Ｄ、〜Ｄ０桁とＩ）ｔｓ桁とがそれぞれ異なる回路を
経て循環保持される。セして、このシフトレジスタ９に
保持されたデータは１表示部１１へ送られて第３図（〜
Ｉ：示すよう６二「１２３４億」の表示が行なわれる。

次いで、＄３図Φ）１：示すよ。

よりｔｉ　ｔｍｔｍｔｍｉのキー人力を行なったとする
と。

上記の場合と同様にして置数デ がシフトレジスタ９のり、〜Ｄ１桁ｄ二書込まれ、Ｉ）
ｔｓ桁舊二「万」の単位を示すフラグＦ、カ１−込まれ
る。そして１表示部１１（＝おし１て「１２３４億５０
００万」の表示が行なわれる。

しかして、上記「５　Ｑ　ＯＯ万」の置数を行なつた後
、七の置数データを訂正する場合Ｉ：は。

第３図０１：示すよ７）Ｉ：まず、単位クリアキー５を
操作する。この単位クリアキー５の操作を行なうと制御
部６から第４図Ｉ：示すよう１：フラグ）変換指令Ｔ（
１６ＸＴ、のタイミングつまり、シフトレーメタ９のＰ
点からｐ１桁省内容が読出されるタイミングで出力され
る。セして、上記フラグ変換指令ＴＯが出力されると、
インバータ１ｇの出力が　０　となり、オア回路長８ａ
〜１８０を介し゛であるいは直接アンド回路ＪＦａ　　
・〜ＩＦ（１へ与えられる。この場合、Ｖフトレジスタ
１λｇ二は、１桁的のＴＩのタイミング（二おいて、２
２７２１〜２番のデ °゛６・−１″１己した１“う「億」及５「万」０単０
の置数を行なった場合Ｉ：は、フラグＦ１．Ｆ。

が″”ｓ　’８　　ｍ　’４が“０”となっているので
。

シフトレジスタ１５の内−容は入力端方向から「１１０
０」となっている。この状態でイｙ］（−夕１９の出力
が“０″Ｉ：なると、アンド回路７７ａ〜ＪＦＯのゲー
トが閉じ、）−フグＦ、のみがアンド回路７７ａを介し
てシフトレ″ジスタ２０．２１へ転送される。すなわち
、フラグ変換回路１６は、　１　が立っているフラグの
うち。

最下位のフラグのみを　０　に変換して出力するよう番
ニなっている。従って上記したように「億ノ及び「万」
の単位のフラグ”ｌａｄｇが立っている場合には、「万
」奮：対するフラグＦ、が“θ′″になり、「億」に対
するフラグＦ１のみがシフトレジスタ２”０．２１へ転
送される。従ってシフトレジスタ２０．２１の内容は出
力端からみて「０００１Ｊとなっている。また、上記Ｔ
、のタイミングでは、制卸信号ｆが出力されてアンド回
路２２のゲートが開かれると共に。

シフトレジスタ２０にシフトクロックｄが与えられる。

このシフトクロックｄにより−νシフトレジスタ０の内
容が読出され、アンド回路２２　′を介してシフトレジ
スタ９のＩ）ｔｓ桁に書込ｉれる。七の後、制御部６か
ら第４帽：示すようにＴ、〜Ｔ１４の間、制御信号ａが
出力され、ナンド回路ＩＯ也−入力される。一方、νフ
トレジスつまり出力データが“０”とな？ており、イン
パ入力される。汗のためナンド回路１０の出力が“０″
となり、アンド回路８のゲートを閉じる。

そして、Ｔ−における最終タイミングで制御部６′から
Ｖフトクロツクｅが出力され、ｔ／／フトレジスタ２１
の内容が１ビツトシフトされる。このリフト後において
もシフトレジスタ２１の出力は０”であり、上記の場合
と同様にしてアンド回路８のゲートを閉じる。さらに、
Ｔ゛・における最終タイミングで制御部６からシフトク
ロックｅが出力され、ｔ／ラフトジスタ２ノの内容が１
ビツトシフトされるが、この時点でもリフトレジスタ２
１の出力は“０”であり、アンド回゛路８のゲートを閉
じる。この状態はＴ、・まで続が出力される。どのレフ
トクロックｅは、Ｖフら単位の異なるデータが続出さ れる時、つまりり、桁の千単位のデータ、Ｄ１桁の万単
位のデータ、Ｄ番桁の億単位のデータかり出される時に
出力されるもので、この億単位の読出しタイミングでレ
フトレジスタ２１の内容がピットされると、その最上位
ビットＩ：フラグＦ、がシフトされてその出力が１”ど
なる。

このためインバータ２３の出力が０　、ナンド―− 回路１０の出力が“ｌ”となってアンド回路８のゲート
を開く。従って第３図０に示すように億単位のデータの
みが循環保持され、万単位のデ４−タは消去される。

灰りＡで第３図（ｉに示すように訂正データ例えばｔｕ
ｔｍｎｉｕｉを入力すると、この置数データ［６０００
Ｊはレフトレジスタ９のり、〜Ｄ１桁Ｉ：書込まれ、「
万」単位葛二対するフラグＦ！は−［）ｔＳに書込まれ
る。このようにして単位毎に置数データの訂正が行なわ
れる。

しかして、上記のようにして入力されたデータは、その
後の演算指令により演算Ｒ（図承せず）へ送られて演算
−理される。　　　　、なお、上記実施例では、「億」
の単位を持つ計算機に実施した場合について示したが、
さらＩ：「兆」の単位を持つ場合で・も、同様Ｃｌ、て
実施し得る。また、「億」、「万」等の単位キ、−を持
つ計算１ａＩ：限らず、普通の小型電子式計算機におい
ても例えば３桁あるいは４桁区切り毎電：訂正するよう
にして実施し得るものである。つまり、上記実施例では
憶、万、干、千未満の各単位に対応するフラグを設け、
このフラグの状態により４桁′、４桁、１桁、３桁毎の
クリアを行なっているが、これＩ：限らず１例えば普通
の小型電子式計算機では上記フラグを持たなくても予め
３桁あるいは４桁毎ｇ二置数データをクリアするよう１
ニジてもよい。

さら区；、上記実施例では所定単位毎のデータ訂正を単
位クリアキ（［１キー）舊二より行なったが、これに限
らず、クリアキーと単位クリアキーを兼用して通常は置
数クリアを行なうと共に単位キー億、万の操作後には単
位り９７を行なうよう瓢ニジた゛クリアキー（例えば口
乙ｌキー）を設けてもよい。

以上述べたように本発明によれ〜ば、所定単位毎のデー
タ訂正が可能であり、誤って置数した場合でも全桁の置
数データをクリアする必要がなく、訂正に会するキー操
作回数を減少して置数釘止を迅速に行ない得るものであ
る。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図は回路構
成図、第２図は第１図におけるシフ゛トレジスタの詳細
を示す構成図、第３図（＾）〜（ロ）はキー操作に対す
るリフトレジスタ及び表示内容の変化を示す因・！Ｊ′
４図“動作烹説明するためのタイミングチャートである
。 １・・・キー人力部、４ａ〜４０・・・単位キー、５−
　・・・単位クリアキー、９，１５，２０．２１・・・
リフトレジスタ、１１・・・表示部、１６・・・フラグ
嚢換回路。 出願人代理人　弁理土鈴　江　武　彦

Claims (1)

1. 【特許請求の範囲】 （１１キー人力部からの置数データを記憶する置憶部の
   置数データを所定の単位毎にクリアする訂正手段とを具
   備したことを特徴とする小型電子式計算機＃機の訂正方
   式。 （２）　　上記訂正手段は□、上上記数データ紀憶部に
   記憶された置数データの所定の単位に対応するフラグを
   記憶するフラグ記憶部と、上記キー人力部において特定
   キーが′操作された際に上記フラグ記憶部のフラグのう
   ち最下位の単位１二対応するフラグをクリアすると共に
   該フラグに対応する単位のｆｉｌｉｋデータをクリアす
   する手段とをＩＡ偏したことを特徴とする特ｉＦＦ蹟求
   ０）　＠囲第′”′項記′ＩＡ（Ｄ　ｔＪ゛型竜子式計
   算門１丁正方式。