JPS5840984A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体基板上に走査回路および光電変換膜を集
積化した固体撮像素子に関するものである。

固体撮像素子を構成する有力な担手としてＣ０Ｄ（Ｃｈ
ａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅｓ）　オＪ：
ヒＭＯＳ型（ＭＯＳスイッチのソース接合を光ダイオー
ドとして利用する素子）の２種類が考えられてきた。

これらの素子はいずれも集積度の高いＭＯＳプロセス技
術を用いて製作できるという利点を有している。しかし
乍ら、感光部が電極の下（ＣＣＤの場合）または走査ス
イッチおよび信号出力線と同一平面上（ＭＯａ型の場合
）にあるため、電極やスイッチ部により光の入射がさま
たげられる領域が多く、すなわち光損失が大きいという
欠点がある。さらに、感光部と走査部が前述のように同
一平面上にあるため絵素の占有面積が大きくなる、すな
わち画素の集積度を上杆ることが出来なくて解像度を上
げることができないという問題点を有している。

これら問題点（光感度、解像度）を解決する構造として
、発明者らは走査部の上に感光用の光電変換膜を障ける
二階建構造の固体撮像素子を出願し友（特願昭４９−７
６３７２．、特出願昭４９年７月５日）。この二階建固
体撮像素子をＭＯ８型素子で構成した場合を例にとシ、
素子構造の概略を第１図に示す。ＣＣＤ型で構成される
場合もあシ、この場合はＭＤＢ電界効果トランジスタを
ＣＯＤで置き換えればよい。１は第１導伝型の半導体基
板、２は走査間＃８（図示せず）あるいは走査回路の出
力によって開閉するスイッチを構成する繍殆電界効果ト
ランジスタであシ、ソース３．ドレイン４．ゲート５か
ら成る。６は１絵素の寸法を決める電極でここではソー
スに接続されている。７は感光材料となる光電変換膜、
また８は光電変換膜を駆動する電圧印加用の透明電極で
ある６　９は絶縁用の酸化膜である。電極６に蓄積され
た光信号゛−荷はスイッチ２を介しドレイン４に接続さ
れた１Ｍ号出力巌１０に取シ串される。この囚から分る
ように、半導体基板１と走査回路およびスイッチ２を集
積化した走査用ＩＣ基板と７および８から成る光電変侠
部とが二階建栴造になっている。

したがって、面積利用率が高く画素当りの寸法１１が小
さくなる。すなわち解像度が高い。光電変換部が光入射
面、に対して上部にあるため光損失がなく、光感度が高
い。さらに、光電変換膜を適訳することによシ所望の分
光感度を得ることができる等、従来の固体撮像素子に収
ぺて極めて優れ喪性能を期待することができるものであ
る。

しかし乍ら、本素子の試作実験の結果、（１）絵素当シ
の寸法を縮少したにも抱らず期待した解像度が得られな
い、（ｉｌ）本素子の上部に色フィルタを積層し色信号
を取り出した場合に隣接した素子（７’　−１（例えば
赤）、７’−２（例えば緑）。

７’　−３（例えば宵））の信号が互いに混じ９合い混
色を発生することが判った。この原因を調べた結果、入
射光によって各絵素の周辺に近い領域１２−１．１２−
２．１２−３で発生した光偏号電荷例えば１２−２で発
生した電荷が該当する画素電極６−２のみならず隣接す
る電極例えば６−１．６−３にも流入することが判明し
た。さらに、詳細に言えばこの原因は光電変換に使用す
る光導電性膜の平面方向１４の分離（平面方向の抵抗）
が十分でなく正規の電界１３−２の他に実質的に存在す
る電界１４−２．１４−２’によシミ荷が隣接する電極
にも引かれる九めであることが判明した。

本発明の目的は上記の問題点を解決し、光導電性膜を各
画素毎に電気的に分離もしくは分離領域に相当する部分
の電荷の横流れに対する抵抗を光亀変換領峨におけるも
のよシ大きくすることである。

本発明は上記目的を達成するため画素′＃を極の上部に
積層した光導電性膜をホトエツチング技術等により画素
間の分ｍ領域にある光導電性膜の厚さを画素用電極の間
隙寸法より小さくシ、分離領域の光導電膜の抵抗が大き
くなるようにしたものである。

以下、本発明を実１ｌＩＡ例を参照して詳細に説明する
。第２図（ａ）、　（ｂ）は各々本発明による固体撮像
素子の構造および平面レイアウト図を示す図である。

ここでは、二次元状に多数配列される絵素のうち、説明
を明確にするために３画素を示した。また、ことでは走
査用ＩＣ基板の構成素子としてＭＯ８トランジスタを使
用してけるが、ＣＯＤあるいはＢ　Ｂ　Ｄ　（１３ｕｃ
ｋｅｔ　１３ｒｉｇａｄｅ　１）ｅｖｉｃｅｓ　）で構
成した場合においてもＩＣ基板の製作にはＭＯ８プロセ
ス技術を使用し、かつ画素用［ｉｌを設ける点は同じで
あるから、以下の説明はＭＯＳ）ランジスタ、ＣＣＤの
如何を問うものではない。

第２図（ａ）において１５−１．１５−２．１５−３は
画素電極６−１．６−２．６−３と同じ様に分離して形
成された光導電性薄膜、８′は１５−１．１５−２．１
５−３の上部に分離することなく形成した透明′電極で
ある。同図（ｂ）は（→に示した撮像素子の平面レイア
ウト図を示したもので、６’−’１．６’−２．６’−
３は画素゛電極、１５′−１，１５’−２，１５’　−
３は光導電性薄膜に相当している。本構造の二階建撮１
＃！累子においては、光導電性薄膜が１１１１素間で水
平（Ｘ方向）、垂直方向（Ｙ方向）ともに透明ｔＩｔ極
と画素電極間の抵抗より高抵抗になるため、例えば光導
電性薄膜１５−２で発生した光電荷１６が水平方向に隣
接する絵素電極６−１．６−３に流れ込む（矢印１７−
２で示した）あるいは、垂直方向に隣接する画素ａｇ；
極（図示せず）に流入する電荷量は減少する。

本構造の二階線撮像素子は、先ず従来と同様の工程で走
査用ＩＣ基板を製作し、次に光４域性薄膜を絵素電極の
形成まで完了した走査用ＩＣ基板上に従来と同様の方法
（スパッタ蒸着、ＣＶＤ蒸着等）で積！−シ、続いてＩ
ＣＣ版板製作と同様のホトエツチング技術を用いて所定
の領域の九４電性膜を残す、竣説に透明１１ｃ極會従米
と同様の蒸着によシ積１−することにより製作すること
ができる。

したがって、複雑な製作工程は何ら必要としない。

発明者らは、槌々の光導電性薄膜材１！ｌ＋を用いて本
されているアモルファス・シリコンを光４ｗｔ性薄膜と
して利用する一合、従来の分離されｌＶｈ＃ＩＩ造では
アモルファス・シリコンの平面方向の抵抗が他の材料に
較べて若干低いため、解像度が大きく劣化、混色も数十
％と大きな値を示したのに対し、本発明のように分離構
造にすることにより解１象度の劣化、混色の発生を大巾
に低減することが出来、本来耐熱性、安定性の面で優れ
た特性を有しているアモルファス・シリコンを実際に使
用し得ることが可能になった。例えば膜厚１８は光電変
換唄域の膜厚１９の１１５以下程度に選べば解像度の劣
化および混色の発生を事実上防止することができる。

第２図とは異なる実施例を第３図に示す。なお、第３図
において（→、（ｂ）は各々素子の断面図および平面レ
イアウトを示す図でおる。この場合には画素電極６の周
辺が透明電極８′と接触するのを防止するため、光導電
性薄膜厚寸法の小さい領域は絶縁物２１で覆われている
。この絶縁物は通常のＩＣで開用される酸化膜（ｓｉｏ
ｔ）、　　窒化膜（Ｓ’５Ｎａ）　　でよく、光導電性
薄膜のホトエツチングを行った後で、ＣＶＤ法等によシ
２００〜７００ｎｍ程度形成すればよい。続いて、この
絶縁物のホトエツチングによシ所建の領域の絶縁物を残
し、最後に透明電極を形成する。本構造においては絶縁
物の形成およびエツチング工程が増えるが、光導電性薄
膜の間隙を本絶縁物によって埋めることができ構造が平
坦化されるので、透明電極の信頼度の向上（断線などの
防止）をはかることができるという利点がある。

以上、実施例を用いて詳細に説明したように、本発明の
ように画素の分離領域の光導電性薄膜厚寸法を画素の間
隙寸法より小さくすることにより解像度の低下、混色の
発生を完全に防止することができるようになった。また
、本発明は製作工程が複雑になることなく簡単に実施で
きる。したがって、本発明は実用的に極めて高い価値を
有するものである。

なお、上記の実施例では走査用ＩＣ基板を構成する素子
としてＭＯ８Ｉｇ界効果トランジスタを使用したが、前
に述べたＣＯＤ、ＢＢＤ、あるいはＣＩ］）　（ｃｈａ
ｒｇｅ　Ｉｎｊｅｃｔｉｏｎ　１）ｅｒｉｃｅｓ　）を
用いた一合も本発明と同様の構造を適用することができ
る。これらの素子においても、製作技術にはＭＯ８プロ
セスが使用されるので、該当する画素電極および光導電
性薄膜の構造、形状およびその製作方法は前述の実施例
と同様のものとなる。さらに、本発明の主旨を逸脱しな
い範囲で、走査用ＩＣ基板の構成素子として接合型電界
効果トランジスタあるいはバイポーラトランジスタが使
用できる。

【図面の簡単な説明】

第１図は従来の固体撮像素子の構造を示す図、第２図〜
ｍ３図は本発明の固体撮像素子の構造を示す図である。 ゛第２図〜第３図において図面（ａ）。 （ｂ）は各々固体撮像素子の断面図および平面レイアウ
トを示す図である。 １・・・半導体基板、３・・・ソース、４・・・ドレイ
ン、５・・・ゲート１，７．１５−１〜３・・・光導゛
電性薄膜、８゜８′・・・透明電極、１８・・・光導電
性薄膜の画素分離領域。 代理人　弁理士　薄田利幸　１ 第　１　　図 ｊ／／　　　　１　　　　　ｒＩ□寸−一−７Ｉ−Ｙ　
ｚ　　口 （（Ｌ） （ｂ）

Claims (1)

【特許請求の範囲】
1. １、画素位置を選択する複数のスイッチ素子と、該スイ
   ッチ素子を時間順次に開閉する走査回路とを同一基板に
   設けてなる半導体集積回路と、該集積回路上に設けられ
   、各スイッチ素子の一方に接続された光導電性膜と、該
   光導電性膜上に設けられた光透過性電極とを有する固体
   撮像素子において、画素分離領域にある該光導電性膜の
   膜厚寸法を画素用電極の間隙寸法よシ小さくすることを
   ｓｗｌとする固体撮像素子。