JPS5838930B2 - Ｓｉｓ構造の製法 - Google Patents
Ｓｉｓ構造の製法Info
- Publication number
- JPS5838930B2 JPS5838930B2 JP51064205A JP6420576A JPS5838930B2 JP S5838930 B2 JPS5838930 B2 JP S5838930B2 JP 51064205 A JP51064205 A JP 51064205A JP 6420576 A JP6420576 A JP 6420576A JP S5838930 B2 JPS5838930 B2 JP S5838930B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- substrate
- thin film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Weting (AREA)
- Photovoltaic Devices (AREA)
Description
【発明の詳細な説明】
本発明は、多結晶シリコン上に絶縁膜を介して単結晶シ
リコン薄膜を製造する方法に関するものである。
リコン薄膜を製造する方法に関するものである。
さらに詳細に述べるならば、本発明はシリコン単結晶基
板上にエピタキシャルシリコン単結晶薄膜層、絶縁膜、
多結晶シリコン膜を形成し、電解エツチング法により、
シリコン単結晶基板と分離することにより５ＩＳ（シリ
コン−インシュレーターサブストレート）構造を得る方
法である。
板上にエピタキシャルシリコン単結晶薄膜層、絶縁膜、
多結晶シリコン膜を形成し、電解エツチング法により、
シリコン単結晶基板と分離することにより５ＩＳ（シリ
コン−インシュレーターサブストレート）構造を得る方
法である。
従来、シリコン単結晶基板の製造方法としてはチョクラ
ルスキー法（ＣＺ法）、フローティングゾーン法（ＦＺ
法）等により成長せしめた円柱状のシリコン単結晶棒を
ダイヤセンドスライスで円板状に切り出し、機械的研削
と化学エツチングを併用して薄い円板にするのが一般で
あり、これが現在トランジスタ、サイリスク、■Ｃ１Ｌ
Ｓ■等に広く採用されているシリコン基板の製法である
。
ルスキー法（ＣＺ法）、フローティングゾーン法（ＦＺ
法）等により成長せしめた円柱状のシリコン単結晶棒を
ダイヤセンドスライスで円板状に切り出し、機械的研削
と化学エツチングを併用して薄い円板にするのが一般で
あり、これが現在トランジスタ、サイリスク、■Ｃ１Ｌ
Ｓ■等に広く採用されているシリコン基板の製法である
。
この方式において５０μｍ以下の厚みの薄い板を製造す
るためには、上記機械的研削と化学的エツチングにより
作り込んでいくのであるが、表面状態を重視する場合は
特に硬質の研削材を媒体としての機械研削が主体となる
ため、物理的な力が加わり、ワレ、カケが発生し易い。
るためには、上記機械的研削と化学的エツチングにより
作り込んでいくのであるが、表面状態を重視する場合は
特に硬質の研削材を媒体としての機械研削が主体となる
ため、物理的な力が加わり、ワレ、カケが発生し易い。
特に表面積の大きな大径円板の場合には一層困難が併い
、２インチ径以上の円板をこの方法で５０μｍ以下の厚
さに仕上げることは現在の加工技術では不可能に近い。
、２インチ径以上の円板をこの方法で５０μｍ以下の厚
さに仕上げることは現在の加工技術では不可能に近い。
又、この方式による薄膜シリコンは機械的研削による加
工歪が残留し、この基板を原基板としてダイオード、ト
ランジスタ、■Ｃ１ＬＳ■等のデバイスに加工すると電
気特性に思わしくない影響が現われることが十分に予測
される。
工歪が残留し、この基板を原基板としてダイオード、ト
ランジスタ、■Ｃ１ＬＳ■等のデバイスに加工すると電
気特性に思わしくない影響が現われることが十分に予測
される。
さらに加工方式が金属円板にシリコン基板の裏面を接着
しての研削加工が一般であるため面内の厚みの偏差が±
１０μｍ程度は許容せねばならず、少なからず斜めの傾
きのある板になってしまうこと、１０μｍ以下の板は上
記加工精度上無理である等の欠点がある。
しての研削加工が一般であるため面内の厚みの偏差が±
１０μｍ程度は許容せねばならず、少なからず斜めの傾
きのある板になってしまうこと、１０μｍ以下の板は上
記加工精度上無理である等の欠点がある。
またコスト面から見ても、加工しろを大きくとらねばな
らぬこと、加工工数が犬であること、歩留りが低いこと
等からみて、かなり割り高になると思われる。
らぬこと、加工工数が犬であること、歩留りが低いこと
等からみて、かなり割り高になると思われる。
これに対し本発明は、上記従来方法によるシリコン薄膜
形成における欠点を大巾に改善したものであり以下にそ
の詳細を述べる。
形成における欠点を大巾に改善したものであり以下にそ
の詳細を述べる。
まず第１に、薄膜の面積は原基板と全く同一に出来るの
で、原基板として３インチ径のものを使用すれば３イン
チ径に、４インチ径のものを選択すれば４インチ径に仕
上げることができる。
で、原基板として３インチ径のものを使用すれば３イン
チ径に、４インチ径のものを選択すれば４インチ径に仕
上げることができる。
第２に薄膜の形式方法がエピタキシャル法と電解エツチ
ング法との併用であり、加工歪は極度に少い。
ング法との併用であり、加工歪は極度に少い。
第３に厚みの偏差は基本的にシリコンエピタキシャル層
の成長条件によるが、これは通常の管理状態であれば面
内で＋０．２μｍ１０ツト間の偏差であってモ＋０．５
μｍ以内に押えることが可能である。
の成長条件によるが、これは通常の管理状態であれば面
内で＋０．２μｍ１０ツト間の偏差であってモ＋０．５
μｍ以内に押えることが可能である。
第４に薄膜の厚さの絶対値も最小１μｒｎ程度が十分に
達成できる。
達成できる。
さらに第５に本発明はシリコンエピタキシャル層のみを
薄膜として使用するものであり後に実施例に具体的に示
すのであるが、電気化学的エツチング法により、若干の
シリコン層をエツチング除去するのみで、原基板は再度
の使用が可能であり、シリコン使用量は従来法に比較す
れば格段に少い。
薄膜として使用するものであり後に実施例に具体的に示
すのであるが、電気化学的エツチング法により、若干の
シリコン層をエツチング除去するのみで、原基板は再度
の使用が可能であり、シリコン使用量は従来法に比較す
れば格段に少い。
従って、エピタキシャル法というやや特殊な加工を行な
うにしても、量産状態では従来法に比してコスト的に十
分優位であると判断できる。
うにしても、量産状態では従来法に比してコスト的に十
分優位であると判断できる。
以上５項目から本発明が従来法と比較して格段に優れた
ものであることを説明したが、次に本発明の技術的内容
を実施例によって具体的に述べてみたい。
ものであることを説明したが、次に本発明の技術的内容
を実施例によって具体的に述べてみたい。
原基板としてＦＺ法による単結晶シリコン板を用意した
。
。
この基板は、厚さが４２０＋１０μｍ１径は３インチ（
７５ｎｍ）φ、片面鏡面ラップ仕上げ、結晶方位（ｉｏ
ｏ）、タイプはＮ型、比抵抗５Ω−備である。
７５ｎｍ）φ、片面鏡面ラップ仕上げ、結晶方位（ｉｏ
ｏ）、タイプはＮ型、比抵抗５Ω−備である。
まずこの原基板の表面に、高濃度のＮ型拡散層（Ｎ十層
）を形成した。
）を形成した。
拡散は、ＰＯ（１３を拡散素材として基板中へのＰの拡
散である。
散である。
温度１１００℃で３０分間、酸素、窒素の混合ガス中に
、窒素ガスをＰＯＣｌ３のキャリヤーガスとして導入す
る方式を採用した。
、窒素ガスをＰＯＣｌ３のキャリヤーガスとして導入す
る方式を採用した。
この時のＰの表面濃度は、低濃度のＰ型基板をモニター
ウェハーとして使用し、同条件の拡散の後、シート抵抗
及び拡散深さを測定した結果からガラス分布を想定して
算出したところ、約Ｉ Ｘ １０” ／ｃｒＡであった
。
ウェハーとして使用し、同条件の拡散の後、シート抵抗
及び拡散深さを測定した結果からガラス分布を想定して
算出したところ、約Ｉ Ｘ １０” ／ｃｒＡであった
。
次にこの基板にシリコンを厚さ約１０μｍにエピタキシ
ャル成長させた。
ャル成長させた。
使用した装置は横型の高周波加熱炉であり、高純度炭素
板の表面に、シリコンカーバイトを被覆したサセプター
上にシリコン基板をのせ、このサセプターに高周波を誘
導し、加熱せしめた。
板の表面に、シリコンカーバイトを被覆したサセプター
上にシリコン基板をのせ、このサセプターに高周波を誘
導し、加熱せしめた。
炉内に導入したガスは、Ｓ ｉ Ｈ４とＰＨ２であり、
Ｈ２ガスをキャリヤーガスとした。
Ｈ２ガスをキャリヤーガスとした。
温度は約１０００℃であり、予めエピタキシャル層の成
長速度、不純物濃度を設定しておき、これに従って時間
及びＰＨ３の流量を定めた。
長速度、不純物濃度を設定しておき、これに従って時間
及びＰＨ３の流量を定めた。
エピタキシャル層の不純物濃度（Ｐ濃度）は約１×１０
１５／Ｃｒｌ１である。
１５／Ｃｒｌ１である。
第１図はエピタキシャル層を成長せしめた後の基板の略
図である。
図である。
図中１は原基板、２はＮ″−拡散層、３はエピタキシャ
ル層である。
ル層である。
次に、エピタキシャル層を成長せしめたシリコン板を陽
極とし、陰極を白金板にして電解エツチングを行なった
。
極とし、陰極を白金板にして電解エツチングを行なった
。
電解液は弗酸を主成分とし、これに若干の酢酸を添加し
たものと採用した。
たものと採用した。
この電解エツチングによりシリコンの高濃度拡散層（Ｎ
＋層）が選択的にエツチング除去され、原基板とエピタ
キシャル層に分離された。
＋層）が選択的にエツチング除去され、原基板とエピタ
キシャル層に分離された。
ここで完成したシリコン単結晶薄膜は約７μの厚さであ
り、当初予定の１０μｍよりやや薄くなっているが、こ
れはエピタキシャル成長時に下の拡散層からのＰの拡散
があったこと、及び、電解エツチングにより低濃度なエ
ピタキシャル層も若干エツチングされたこと等によると
思われる。
り、当初予定の１０μｍよりやや薄くなっているが、こ
れはエピタキシャル成長時に下の拡散層からのＰの拡散
があったこと、及び、電解エツチングにより低濃度なエ
ピタキシャル層も若干エツチングされたこと等によると
思われる。
以上本発明の一実施例を述べたのであるが、言うまでも
なく、シリコン原基板のタイプ（Ｐ、Ｎ）、結晶方位、
不純物濃度、また高濃度層タイプ、不純物の種類、濃度
、さらにエピタキシャル層の厚さ、濃度、タイプ等は自
由に選択、組み合わせのできるものである。
なく、シリコン原基板のタイプ（Ｐ、Ｎ）、結晶方位、
不純物濃度、また高濃度層タイプ、不純物の種類、濃度
、さらにエピタキシャル層の厚さ、濃度、タイプ等は自
由に選択、組み合わせのできるものである。
ただし、電解エツチングによる分離の性格上、高濃度層
としては５ Ｘ １０”／ｄ以上の濃度であり、エピタ
キシャル層としてはｌＸｌ０１７／ｆｆｌ以下であるこ
とが望ましい。
としては５ Ｘ １０”／ｄ以上の濃度であり、エピタ
キシャル層としてはｌＸｌ０１７／ｆｆｌ以下であるこ
とが望ましい。
高濃度層を実施例では拡散法によって形成したが、これ
をエピタキシャルで形成することも可能であり、この場
合には、同一チャンバー中で引き続き目的とする低濃度
エピタキシャル層を連続成長させることも可能である。
をエピタキシャルで形成することも可能であり、この場
合には、同一チャンバー中で引き続き目的とする低濃度
エピタキシャル層を連続成長させることも可能である。
又、ＰＮ接合のある薄膜を得る場合には、エピタキシャ
ル層成長時に不純物のタイプを切換えてエピタキシャル
成長時点で接合を創ることも可能である。
ル層成長時に不純物のタイプを切換えてエピタキシャル
成長時点で接合を創ることも可能である。
さらに、前記実施例では、エピタキシャル層成長のため
の主材としてＳ ｉ Ｈ４採用したが、これは１０００
℃或いはそれ以下の低温でのエピタキシャル成長を目指
す場合、すなわち下からのｄｏ ｐｅを極力押え、特に
膜厚の薄い板を得んとする場合には有利であるが、１０
μｍ以上の厚さの場合はＳ ｔＨＣ１３２Ｓ １２ Ｃ
１２１Ｓ ｔ Ｃ１４等のさらに高温処理を必要とする
が、成長速度の速い主材を用いることも十分可能である
。
の主材としてＳ ｉ Ｈ４採用したが、これは１０００
℃或いはそれ以下の低温でのエピタキシャル成長を目指
す場合、すなわち下からのｄｏ ｐｅを極力押え、特に
膜厚の薄い板を得んとする場合には有利であるが、１０
μｍ以上の厚さの場合はＳ ｔＨＣ１３２Ｓ １２ Ｃ
１２１Ｓ ｔ Ｃ１４等のさらに高温処理を必要とする
が、成長速度の速い主材を用いることも十分可能である
。
次に、本発明により形成したシリコン薄膜の用途につい
て少し触れてみたい。
て少し触れてみたい。
最近、ＳＯ８構造として、サファイア或いはスピネル等
の絶縁物単結晶基板上にシリコンをヘテロエピタキシー
せしめたものが注目されている。
の絶縁物単結晶基板上にシリコンをヘテロエピタキシー
せしめたものが注目されている。
これは素子分離が完壁であり、理想的なデバイス技術と
して特にＭＯ８ＩＣなかんず＜Ｃ−ＭＯ８ＩＣへの応用
が検討されている。
して特にＭＯ８ＩＣなかんず＜Ｃ−ＭＯ８ＩＣへの応用
が検討されている。
しかし、原料基板が高価であること、ペテロ接合部の結
晶性の悪さから、デバイス特性に思わしくない影響を及
ぼすことが多い等の欠点を持っている。
晶性の悪さから、デバイス特性に思わしくない影響を及
ぼすことが多い等の欠点を持っている。
本発明も２μｍ程度の薄膜を得ることができるので、次
に示すような方式により性能の優れたＳＩＳ構造を提供
することが可能である。
に示すような方式により性能の優れたＳＩＳ構造を提供
することが可能である。
すなわち前記の実施例のようにして形成したエビ層を熱
酸化或いは気相成長法により、表面をシリコン酸化膜、
窒化膜、アルミナ膜等の絶縁物で覆い、さらに上部に、
多結晶シリコン膜を成長し、うら打ちさせ、しかる後電
解エツチングを行い、多結晶シリコン上に絶縁膜を介し
てシリコン薄膜を得ることができる。
酸化或いは気相成長法により、表面をシリコン酸化膜、
窒化膜、アルミナ膜等の絶縁物で覆い、さらに上部に、
多結晶シリコン膜を成長し、うら打ちさせ、しかる後電
解エツチングを行い、多結晶シリコン上に絶縁膜を介し
てシリコン薄膜を得ることができる。
この例を第２図ａ、ｂに示す。ａは多結晶シリコン膜６
の成長後、ｂは電解エツチング後である。
の成長後、ｂは電解エツチング後である。
Ａは熱酸化によるシリコン酸化膜、５は気相成長による
シリコン酸化膜、シリコン窒化膜、アルミナ膜等の絶縁
膜である。
シリコン酸化膜、シリコン窒化膜、アルミナ膜等の絶縁
膜である。
また、最近のエネルギー問題の一つの焦点としてシリコ
ン太陽電池が話題の的になっているが、この最大の関心
事はいかにして原料コストを低減せしめるからである。
ン太陽電池が話題の的になっているが、この最大の関心
事はいかにして原料コストを低減せしめるからである。
本発明はこの点においても大きな可能性を持つものと言
うことができる。
うことができる。
すなわち、本発明に使用するシリコン原基板は、多数回
の使用が可能であり、シリコンとして除去されるものは
主として高濃度層であり、量的に非常に少い。
の使用が可能であり、シリコンとして除去されるものは
主として高濃度層であり、量的に非常に少い。
太陽電池そのものとなるシリコンエピタキシャル層は十
分薄くできるので、コスト的にすこぶる有利なものと判
断できる。
分薄くできるので、コスト的にすこぶる有利なものと判
断できる。
エピタキシャル成長時、Ｐ、Ｎを作り込めば一度期に接
合の形成が行える。
合の形成が行える。
第３図にこの例を示した。
３−１はＮ型エピタキシャル層、３−２はＰ型エピタキ
シャル層である。
シャル層である。
以上記載の通り、本発明は電解エツチングとエピタキシ
ャル成長法とにより優れたＳＩＳ構造の製法であり、多
方面に亘り有効な利用方を期待できるものである。
ャル成長法とにより優れたＳＩＳ構造の製法であり、多
方面に亘り有効な利用方を期待できるものである。
第１図は、本発明の一実施例の断面図、第２図は、本発
明の第１の応用例を示す断面図、第３図は、本発明の第
２の応用例を示す断面図である。 １・・・・・・シリコン単結晶基板、２・・・・・・高
濃度拡散層、３・・・・・・シリコンピクキシャル層、
４・・・・・・シリコン酸化膜、６・・・・・・多結晶
シリコン。
明の第１の応用例を示す断面図、第３図は、本発明の第
２の応用例を示す断面図である。 １・・・・・・シリコン単結晶基板、２・・・・・・高
濃度拡散層、３・・・・・・シリコンピクキシャル層、
４・・・・・・シリコン酸化膜、６・・・・・・多結晶
シリコン。
Claims (1)
- １ 表面に高濃度層を形成したシリコン単結晶基板の上
面に、低濃度のエピタキシャルシリコン薄膜層を成長せ
しめ、前記エピタキシャルシリコン薄膜の表面を絶縁膜
で覆い、前記絶縁膜の上に多結晶シリコン膜を成長させ
た後、電解エツチングにより、前記高濃度層を選択的に
エツチング除去したことを特徴とする５ＩＳ（シリコン
−インシュレーターサブストレート）構造の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51064205A JPS5838930B2 (ja) | 1976-06-02 | 1976-06-02 | Ｓｉｓ構造の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51064205A JPS5838930B2 (ja) | 1976-06-02 | 1976-06-02 | Ｓｉｓ構造の製法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50156763A Division JPS5280776A (en) | 1975-12-27 | 1975-12-27 | Preparation of thin film silicon single crystal plate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5282074A JPS5282074A (en) | 1977-07-08 |
| JPS5838930B2 true JPS5838930B2 (ja) | 1983-08-26 |
Family
ID=13251327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51064205A Expired JPS5838930B2 (ja) | 1976-06-02 | 1976-06-02 | Ｓｉｓ構造の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5838930B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6226935Y2 (ja) * | 1981-09-10 | 1987-07-10 |
-
1976
- 1976-06-02 JP JP51064205A patent/JPS5838930B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6226935Y2 (ja) * | 1981-09-10 | 1987-07-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5282074A (en) | 1977-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4937685B2 (ja) | エピタキシャル炭化珪素単結晶基板及びその製造方法 | |
| US5248385A (en) | Process for the homoepitaxial growth of single-crystal silicon carbide films on silicon carbide wafers | |
| CN100433257C (zh) | 制造单晶薄膜的方法 | |
| US8536582B2 (en) | Stable power devices on low-angle off-cut silicon carbide crystals | |
| CN102157359B (zh) | 6英寸powermos管外延层的制造方法 | |
| US5486237A (en) | Polysilicon thin film and method of preparing polysilicon thin film and photovoltaic element containing same | |
| US20080079008A1 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
| CN113668052B (zh) | 非平衡条件下化学势调控生长单体的SiC台阶流快速生长方法 | |
| JPH08213331A (ja) | 転位欠陥の少ない半導体製造方法 | |
| JP2884085B1 (ja) | 単結晶ＳｉＣおよびその製造方法 | |
| JPH1064917A (ja) | シリコンウェーハおよびその製造方法 | |
| JPH0794527A (ja) | ダイヤモンドヘテロ接合整流素子 | |
| JPH0556851B2 (ja) | ||
| JP2003218031A (ja) | 半導体ウェーハの製造方法 | |
| JP2021020827A (ja) | 炭化ケイ素積層体の製造方法 | |
| JPS5838930B2 (ja) | Ｓｉｓ構造の製法 | |
| Tramposch | Epitaxial films of germanium deposited on sapphire via chemical vapor transport | |
| CN112813497B (zh) | 一种通过异质外延保护环辅助单晶金刚石生长的方法 | |
| JPH06151864A (ja) | 半導体基板及びその製造方法 | |
| CN209401633U (zh) | 低压降二极管 | |
| JPH04286163A (ja) | 半導体基板の製造方法 | |
| JP2789301B2 (ja) | 半導体基板とその製造方法 | |
| JPH04237134A (ja) | エピタキシャルウェハーの製造方法 | |
| JPS6240719A (ja) | エピタキシアルウエ−ハの製造方法 | |
| JP2002261011A (ja) | デバイス用多層構造基板 |