JPS5837553B2 - デジタルデ−タのピ−クレベル表示用の信号変換回路 - Google Patents

Description

【発明の詳細な説明】 本発明はデジタルデータのピークレベル表示用の信号変
換回路に関する。

本明細書においては、デジタルデータのピークレベル表
示とはたとえばオーディオ信号をデジタル変換したデジ
タルデータの如くデジタル信号に担持させたレベル情報
を、相互に当接してまたは所定の間隔で配置した発光素
子などの発光手段からなる表示器などで表示することを
いう。

従来のデジタルデータのピ・−クレベル表示用の信号変
換回路は、オーディオ信号をＰＣＭ変換したデジタルデ
ータをデシベル単位で棒グラフ表示をさせる場合を例に
とって示せば、第１図に示す如くに構或されている。

デジタルデータを対数変換するためのランダムロジック
ゲート回路で構成した対数変換回路１の出力を棒グラフ
表示変換回路２に入力し、棒グラフ表示変換回路２の出
力をシフトレジスタ３に入力し、シフトレジスタ３の出
力を表示器に出力して棒グラフ表示をしていた。

なおｄＢ単位で表示をする必要がなく、デジタルデータ
のレベルをそのまま棒グラフ表示するときは対数変換回
路１は不要である。

また対数変換回路はオーディオ機器などのシグナルメー
タ表示のために使用されるアナログにおける対数増幅器
などからなる対数圧縮回路に相当し、デジタルデータ値
を対数関数で変換し、デジタルデータ値を対数圧縮する
回路である。

しかるに上記の如き従来のデジタルデータのレベル表示
用の信号変換回路は、シフトレジスタのビット数が基本
的に多くなる欠点があった。

特に上記の信号変換回路をオーディオ機器などに応用し
た場合においては右側チャンネルおよび左側チャンネル
のレベルの同時表示をドット表示（所謂ピークホールド
レベル表示）および棒グラフ表示（ピークレベル表示）
とし、表示器を同時に駆動するときは、（４×表示器の
表示点数（１表示器の発光手段数））ビットのシフトレ
ジスタが必要となる。

本発明は上記にかんがみなされたもので、上記の欠点を
解消し、簡単な構或のデジタルデータのレベル表示用の
信号変換回路を提供することを目的とする。

以下、本発明を実施例により説明する。

第２図は本発明の一実施例のブロック図であり、本実施
例は第１図に示した従来例の場合と同様、ｄＢ表示を行
なう場合を例に説明する。

１は対数変換回路であり、デジタルデータを対数に変換
する。

対数変換回路１の出力はデジタル比較器（以下、単に比
較器と記す）４の一方の入力Ｌ１とするとともにブリセ
ツタブルカウンタ（以下、単にカウンタと記す）５にプ
リセット入力として印加する。

カウンタ５はロードパルスＬ − Ｐの印加によってプ
リセット入力を読み込み、そのプリセット入力値をその
まま出力値として出力し、ダウンクロツクパルスの印加
毎に前記出力値を１カウントづつ減少させるカウンタで
あり、たとえばテキサスインストルメント社ＳＮ７ ４
１ ９ １などが相当する。

カウンタ５の出力は比較器４の他方の入力Ｌ２として比
較器４に印加するとともに、棒グラフ表示変換回路６に
印加する。

比較器４への対数変換回路１からの入力Ｌ１、カウンタ
５からの入力をＬ２としたとき、比較器４はＬ１〉Ｌ２
のときのみ出力をロードパルスＬ−Ｐとしてカウンタ５
に出力する。

カウンタ５はロードパルスＬ−Ｐが入力されたとき対数
変換回路１の出力をプリセット入力として読み込む。

なお、Ｄ−Ｐはカウンタの出力値を減少させるパルスと
してのダウンクロツクパルスであり所定の周期で印加す
る。

上記の如く構成した本実施例の回路に新たなデジタルデ
ータを入力すると、対数変換回路１により新たなデジタ
ルデータは対数変換される。

この対数変換された新たなデジタルデータは比較器４と
カウンタ５に加えられる。

比較器４は入力された対数変換された新たなデジタルデ
ータＬ１と、そのときのカウンタ５の出力Ｌ２とを比較
し、Ｌ１〉Ｌ２のときロードパルスが発生する。

このロードパルスＬ−Ｐの発生によりカウンタ５は対数
変換された新たなデジタルデータＬ１をプリセット入力
として読み込み、プリセット人力Ｌ１を出力する。

従ってこの対数変換された新たなデジタルデータが棒グ
ラフ表示変換回路６を通して表示器へ出力される。

ここで表示器の表示レベルは増加する。

従って表示器の表示からみれば、表示の増加のときは対
数変換されたその表示レベルよりも大きな値となる対数
変換されたデジタルデータの入力と同時に、デジタルデ
ータを対数変換した値にまで瞬時に表示レベルが増加す
る。

また上記とは逆に、対数変換された新たなデジタルデー
タが、その入力時におけるカウンタ５の出力よりも小さ
いか、または等しいときすなわちＬ１≦Ｌ２のときは、
比較器４はロードパルスＬＰを出力しない。

このためにカウンタ５は対数変換された新たなデジタル
データをプリセット人力として読み込まず、カウンタ５
の出力は変化しない。

従って表示器の表示レベルも変化しない。

またダウンクロツクパルスが入力されるとカウンタ５は
その出力を１カウントづつ減少させる。

そこで対数変換された新たなデジタルデータがカウンタ
５の出力より小さいかまたは等しいときはダウンクロツ
クパルスが印加される毎にカウンタ５の出力は１カウン
トづつ減少して表示器の表示レベルを１表示点数づつ低
下させる。

これは表示器側からみれば、表示の低下時はその低下速
度は緩かでダウンクロツクパルスの周期に従って、ダウ
ンクロツクパルスの印加毎に表示器の１つの発光手段が
消光して順次表示レベルが低下する。

以上の状態を第３図に示す。

第３図ａは入力されたデジタルデータを対数変換した値
のグラフであり、縦軸にデジタルデータを関数変換した
値を示している。

第３図ｂは第３図ａに対応したカウンタ５の出力であり
、第３図ｂに従って表示レベルが変動する。

第３図Ｃはロードパルスを、第３図ｄはダウンクロツク
パルスをそれぞれ示している。

なおダウンクロツクパルスの周期はデジタルデータの印
加周期より大きく、かつ人間の眼の残像時間により定め
ればよい。

つぎに棒グラフ表示変換回路６は公知の従来の回路を用
いればよいが、たとえば第４図に示す如きものがある。

第４図に示す棒グラフ表示変換回路６は１６個の発光素
子８−０、８−１、・・・・・・８−１５からなる表示
器８で棒グラフを表示する場合の例であり、またカウン
タ５の出力および対数変換回路１の出力は４ビットとす
る。

カウンタ５の出力はデコーダ７にて１６ビットの出力に
デコードされ、デコーダ７の最上位ビットの出力はその
まま表示器駆動回路１０に入力し、増幅されて発光素子
８−１５に出力される。

また最上位ビットの出力はオアゲート９−１４の一方の
入力とする。

デコーダ７の最上位ビット以外のビットの出力は当該ビ
ットに対応するオアゲ゛一ト９−０、９−１、・・・・
・・９−１４の一方の入力とし、オアゲート９−０、９
−１，・・・・・・９−１４はそれぞれ当該オアゲ゛一
トに出力しているデコーダ７の出力ビットより１ビット
上のテ゛コーダ７の出力ビットを入力とするオアゲ゛一
トの出力を他方の入力とする。

オアゲート９−０、９−１、・・・・・・９−１４の出
力はそれぞれ各別に表示器駆動回路１０に入力し、”増
幅されてそれぞれ各別に発光素子８−０、８−１・・・
・・・８−１４に出力する。

そこでたとえばカウンタ５の出力が“１０００“のとき
はデコーダ７の出力は最低位ビットから９番目のビット
に出力が発生する。

そこで、オアゲ′−ト９−８以下のオアゲート９−８、
・・・・・・９−８・・・・・・９−０が出力を発生し
、発光素子８−０、・・・・・・８−８までが発光して
レベル表示が行なわれる。

また本実施例においては表示器は棒グラフ表示をさせる
場合について説明したが、棒グラフ表示でなくピークホ
ールド表示を行なわせる場合はカウンタ５の出力に棒グ
ラフ表示変換回路６に代って発光素子の数が前記の場合
と同様に１６個の場合、第４図において４ビットの入力
を１６ビットの出力に変換するデコーダ７の出力を直接
、表示器駆動回路１０に出力すればよい。

この場合、表示器８は入力したデジタルデータを対数変
換したレベルに対応する発光素子のみが発光する。

またそのピーク点を示す発光手段のデジタルデータによ
る移動は、第２図に示した実施例の場合と同様であって
、そのピークレベルの位置より上昇するときは、テ゛ジ
タルデータの印加と同時にデジタルデータを対数変換し
た値に対応する位置まで上昇し、そのレベルの位置より
下降するときはダウンクロツクパルスの入力毎に点灯す
る発光素子の位置が１つづつ降下して行くことは前記の
場合と同様である。

また本実施例においては表示器の表示単位をｄＢ表示と
したため対数変換回路１でデジタルデータを変換したが
、ｄＢ表示の必要ないときは前記した如く対数変換回路
１は必要がない。

つぎに本発明のデジタルデータのレベル表示用の信号変
換回路に用いる比較器およびカウンタのビット数につい
て説明する。

いま表示器の表示点数をＮとした場合、比較器およびカ
ウンタのビット数をＴとしてＮ＜２Ｔを満す最小の数で
よい。

たとえばＮ−１６としたときはＴは４であり、比較器４
は４ビットの比較器でよく、カウンタは１６進のカウン
タでよい。

そこでデジタルデータのビット数が多いときは、デジタ
ルデータのビット数を上記Ｔビットに変換することによ
り比較器およびカウンタのビット数を最小とすることが
できる。

以上説明した如く本発明によれば、比較器とカウンタと
によりデジタルデータをレベル表示用の信号に変換する
ことができ、その構成も簡単であり、ダウンクロツクパ
ルスの周期を設定することにより視覚的にもレベル表示
を従来の表示と同様にすることができる。

また本発明をオーディオ機器に応用した場合、右側チャ
ンネル、左側チャンネルの同時表示をドット表示（ピー
クホールドレベル表示）および棒グラフ表示で行なう場
合、比較器とカウンタの対が４組ですみ、かつ比較器お
よびカウンクのビット数は表示器の表示点数をＮとした
とき、Ｎ＜２Ｔを満す最小のＴビットでよく、上記をオ
ーディオ機器に応用したとき必要ビット総数は４ＸＴと
なり従来の場合に比較して減少させることができる。

【図面の簡単な説明】

第１図は従来のデジタルデータのレベル表示用の信号変
換回路のブロック図。 第２図は本発明の一実施例のブロック図。 第３図は本発明の一実施例の作用の説明に供する図。 第４図は棒グラフ表示変換回路の回路図。 ４・・・・・・比較器、５・・・・・・カウンタ、６・
・・・・・棒グラフ表示変換回路、Ｌ−Ｐ・・・・・・
ロードパルス、Ｄ−Ｐ・・・・・・ダウンクロツクパル
ス。

Claims (1)

【特許請求の範囲】
1. １ 被表示デジタルデータをプリセット入力としロード
   パルスの入力時に前記プリセット入力を読み込みそのプ
   リセット入力値を出力とし、かつ一定周期のパルス信号
   をダウンカウントパルスとして印加されるプリセツタブ
   ルダウンカウンタと、前記被表示デジタルデータを一方
   の入力とし前記プリセツタブルダウンカウンタの出力を
   他方の人力とし、かつ前記一方の入力が前記他方の入力
   より大きいときの出力を前記ロードパルスとして前記プ
   リセツタブルダウンカウンタに印加するデジタル比較器
   とを備え、前記プリセツタブルダウンカウンタの出力を
   出力として導出したことを特徴とするデジタルデータの
   ピークレベル表示用の信号変換回路。