JPS6146989A - レベル表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は例えばＰＣＭ化されたディジタル信号の記録ま
たは再生を行う装置のレベル表示装置に関する。

従来例の構成とその問題点 近年、アナログ信号をディジタル信号に変換して信号処
理を行う、いわゆるＰＣＭ装置の発展は目ざましいもの
がある。再生装置としてはＣＤプレーヤが既に発売され
ており、また、民生用のＰＣＭテープレコーダも近い将
来商品化される予定である。このようなオーディオ機器
、特にテープレコーダにおいては、録音信号レベルを監
視するためのレベル表示装置が必要不可欠である。従来
のアナログ式テープレコーダのレベル表示装置を例にと
れば、近年は従来の針穴メータから発光ダイオードや螢
光表示管などを用いたバーグラフ状のレベル表示装置が
主流になっている。ディジタル信号を収り扱うＰＣＭ装
置においても、ディジタル信号の絶対値をバーグラフ状
のレベル表示装置で表示することが多い。

以下に従来のＰＣＭ装置におけるレベル表示装置につい
て説明する。第１図は従来のＰＣＭ装置に用いられてい
る最も基本的なレベル表示装置である。通常ＰＣＭ装置
で扱われるディジタル信号は１４ビット〜１６ビノト単
位で１つの＆ｌｌＷレベルを表わすワードを構成してい
るが、ここでは丁ｍ単のため８ピツトのディジタルデー
タが入力され、それを６個の発光ダイオードを用いてバ
ーグラフ状にレベル表示を行う場合を考える。

第１図において１八〜１Ｈはディジタル信号が入力され
る入力端子で、このうちｌＡ１Ｃ１上位ビット（以下Ｍ
ＳＢと記す）が入力され、以下類に１Ｂには第２ビツト
、１Ｃに第３ビツト、・・・・・・１Ｈには最下位ビッ
ト（以下ＬＳＢと記す）が入力されるものとする。２は
ＡＮＤゲート、３Ａ〜３ＤはＯＲゲート、４Ａ〜４Ｆは
オーブンコレクタのインバータ、ｓＡ〜５Ｆは発光ダイ
オード、６八〜６Ｆは電流制限抵抗である。

第２図は第１図の構成による入力ディジタル信号に対す
る発光ダイオードの状態を示した真理値表で、発光ダイ
オード５Ａ〜６Ｆは“０−で消灯、１”で点灯状態を表
わすものとする。尚、一般にＰＣＭ装置内部で収り扱わ
れるディジタル信号は、２の補数符号（２Ｓ　ＣＯＭＰ
ＬＥＭＥＮＴＡＲＹ　）であるが、２の補数符号のまま
では、振幅が正と負とで、その値を表現するディジタル
信号の各ビットパターンが全く異なるため、通常、レベ
ル表示に使用する場合には絶対値を表わす符号である折
返し２准将号に一旦変換して収り扱うことが多いが、本
例では、簡単のため入力される８ピツトのディジタル信
号は既に折返し２准将号に変換されているものとする。

第１図、第２図に基いて、以下その動作を説明する。入
力された８ピツトのディジタル信号がすべて”１”の場
合、すなわち第２図中状態１の場合ＡＮＤゲート２の出
力は“１″となり、従ってオープンコレクタインバータ
４Ａの出力は”Ｏ”となり、電源十Ｂより電流制限抵抗
６Ａを通して発光ダイオード５Ａに電流が流れ点灯する
。まだ入力端子１Ｂ以下に入力されるディジタル信号も
１１＃であるからオープンコレクタインバータ４Ｂ〜４
Ｆの入力もすべて”１−となり、同様に発光ダイオード
６Ｂ〜６Ｆも点灯する。また、第２図中、状態２の場合
、すなわち、少くとも入力端子１Ａへのディジタル信号
が１″の場合は、オープンコレクタインバータ４Ｂの入
力が１”となるとともに、ＯＲゲート３Ａ〜３Ｄにより
、オープンコレクタインバータ４Ｃ〜４Ｆの入カモ″１
′″となり、従って発光ダイオード６Ｂ〜５Ｆが点灯す
る。以下同様に第２図における状態３では少くとも端子
１Ｂへのディジタル信号入力が”１″であることにより
発光ダイオードｓＣ〜５Ｆが照灯、状態４では少くとも
端子１Ｃへのディジタル信号入力が“１”であることに
よシ発光ダイオード５Ｄ〜５Ｆが点灯、状態５では少く
とも端子１Ｄへのディジタル信号入力が１″であること
によシ発光ダイオードｓＥ、ｓ、Ｆが点灯、状態６では
少くとも端子１Ｅへのディジタル信号ＷＺ”１″である
ことにより発光ダイオード６Ｆが点灯、状態７では少く
とも端子１Ａ〜１Ｅへのディジタル信号入力がすべて“
○〜であることにより発光ダイオード５Ａ〜５Ｆはすべ
て消灯状態となる。

第３図は発光ダイオード５八〜５Ｆをレベルに対応させ
たレベル表示部の図である。入力されたディジタル信号
のすべてのビットが“１″である場合は、このディジタ
ル符号では、それ以上の値を表現することが不可能であ
るから、オーバーレベルの意味で発光ダイオード６Ａを
”０ＶＥＲ”と表示し、それ以下については、例えば入
力端子１Ａ〜１Ｈに入力されるディジタル信号が”０１
ｏｏｏｏｏｏ”の場合を録音、再生などの基準となるレ
ベルである基準レベル−〇ｄＢ　と表示することにすれ
ば、入力されるディジタル信号がパ１、　００００００
０″＋７）時は＋６ｄＢ　、　　−００１０００００″
は−ｅ　ｄＢと表示できる。すなわちディジタル信号の
場合、ビットが１桁上がるとそのディジタル信号で表現
される値は２倍となるので、デシベル表現すると ２０１０ｑ１ｏ　２　”ｉ　６　（ｄＢ　）となり、従
って本例で用いた第２図に基いたレベル表示は第３図の
ようにｅ　ｄＢステップのレベル表示になる。実際には
例えば第２図の状態３の場合入力されるディジタル信号
が０１０００ｏＯｏ”から”０１１１１１１１”’Ｊで
、すなわち、ｄＢ レベル的には　０　≦入力値く６ｄＢ　の範囲について
はｏｄＢの表示となる。以上のようなレベル表示装置は
比較的簡単な回路構成で実現できるが、実際にはＰＣＭ
装置で取り扱われるディジタル信号のビット数は１４〜
１６ピツト、レベル表示に使用する発光ダイオードなど
のセグメント数が１６〜４０ポイント、表示レベルが±
０．５　ｄＢ　〜１ｄＢ最小間隔程度が必要であり、回
路が非常に複雑になる。

第４図は１２ビツトの折返し２連符号のディジタル信号
を入力して２４セグメントの発光ダイオードを用いてレ
ベル表示を行うだめの従来回路の一例である。第６図は
第４図における入力されるディジタル信号に対して点灯
する発光ダイオードを示した真理値を表した図、第６図
は発光ダイオードとレベル表示部の対応図である。

第４図の基本的動作については第１図と同じである。第
４図において６Ａ〜６Ｌはディジタル信号が入力される
入力端子（但し６ＡにＭＳＢ、・・・６ＬにＬＳＢが入
力される）７八〜７ｖはＡＮＤゲート、８Ａ〜８Ｚ、８
ａ〜８ｄはＯＲゲート、９Ａ〜９ｘはオーブンコレクタ
インバータ、１ｏＡ〜１０Ｘは発光ダイオード、１１Ａ
〜１１ｘは電流制限用抵抗である。

第５図において、発光ダイオードの点灯／消灯の状態を
示す状態１〜状態２４については、それぞれの発光ダイ
オードの点灯／消灯状態になるだめの入力端子６八〜６
Ｌへ入力されるディジタル信号のうち、最も小−さい値
のディジタル信号を記入しである。また発光ダイオード
の状態は第２図と同様、−１″が点灯、“０″が消灯を
示す。本例では基準レベルを一般にＰＣＭ装置で収り扱
われる１６ビツトの２の補数符号を用いて表わされるデ
ィジタル信号のうち最も値の大きなものから２０ｄＢ下
ったレベルに設定し、更に本例の入力端子６Ａ〜６Ｌに
は、前記の１６ビツトの２の補数符号を用いて表わされ
るディジタル信号を一旦絶対値を表わす１５ピ、トの折
返し２連符号に変換したもののうち、上位の１２ビツト
のみが入力されるものとする。また実際にバーグラフ状
のレベル表示部として用いる発光ダイオードは第５゜ｄ
Ｂ 第６図に示したように＋２０　〜−４２ｄＢ　までの２
４ポイントとする。

以下第４図に基いて簡単゛にその動作を説明する。

入力端子６Ａ〜６Ｌに入力された１２ビツトの折返し２
連符号で表わされるディジタル信号はＡＮＤ）ｆ−１７
Ａ　〜ＴＶ、ＯＲゲートｓＭ、ａＴ、ｅＶ。

ｓｘ、ｓｚ、ｓｃ、ｓａにより第５図の状態１〜２６の
分類される。ｏＲゲー）　８　Ｍ　、　ａ　Ｔ　ｐ　ｓ
　Ｖ　。

ｓＸ　、ｓＺを除く他のＯＲゲートは、あるレベルを表
示する発光ダイオードが点灯状態になった時には必ずそ
れより下位レベルを表示する発光ダイオードを点灯状態
にするだめのものである。

今、第５図における状態１の場合の第４図の動作を例に
とって考える。入力端子６Ａ〜６Ｌに入力されるディジ
タル信号のうち少くとも上位４ビツトである入力端子６
Ａ〜６Ｄへのディジタル信号が“１″であることをＡＮ
Ｄゲート７Ａ、７Ｂ。

７Ｓで検出し、オーブンコレクタインバータ９Ａによっ
て発光ダイオード１ｏＡを点灯駆動するとともに前記Ｏ
Ｒゲートにより１０Ｂ以下のすべての発光ダイオードも
点灯状態となる。本来、最も高いレベルの状態を表示す
る状態１では入力端子６Ａ〜６Ｌに入力されるディジタ
ル信号のすべてのビットが一１″であるときに発光ダイ
オード１０八以下２４個のすべての発光ダイオードを点
灯すべきであるが、これを検出するためには１２人力の
ＡＮＤゲートが必要であり、回路規模が増大するため、
本例では入力されるディジタル信号のうち少くとも上位
４ビツトが“１″であれば発光ダイオード１０Ａが点灯
するように構成されている。このため発光ダイオード１
０Ａは表示上は入力されたディジタル信号が表わすレベ
ルが基準レベル＋２０　ｄＢであるにもかかわらず、実
際は＋　１９．４４２　ｄＢ以上で点灯するようになる
。ディジタル信号が入力端子６Ａ〜６Ｌに入力されれば
点灯することになり、ｏ、ｓｄＢｄＢ以上差を生じてい
る。第５図に表示レベルと実１ｍに点灯状態となる最小
レベル値を併記した。

また、第５図における状態２ｏを例にとると表示レベル
−１８ｄＢを示す最小の入力ディジタル信号は上位ピッ
トから順に“００００００１１００００”としており、
状態１９へ移行するまでの入力ディジタル信号 （状態１９　　−０００００１１０００００’）を検出
するためには、状態２０に含まれるディジタル信号を下
記のように２種類に分割し状ｆ、２ｏ−Ａ　　００００
０１００００００”以上状７８２０−Ａは入力端子６Ｆ
へのディジタル信号状態２０−Ｂは入力端子ｅＧ　、ｅ
Ｈへのディジタル信号をＡＮＤゲー）７Ｎで検出し、状
態２０−Ａと状態２０−ＢをＯＲゲート８■により論理
和をとることにより状態２０を検出している。

以上説明したように、従来のＡＮＤ、ＯＲゲートで構成
されたレベル表示装置においては、（１）　　レベル表
示に用いる素子数（本例では発光ダイオード）の増加に
伴って回路構成素子数が著しく増加する。

（幡　回路素子数を削減しようとすると、表示されるレ
ベル（目盛）と実際に点灯するレベルとで誤差を生Ｕる
〇 （３）Ｌｒするレベルや、レベル間隔によっては回路素
子数が増加する。

（４）表示するレベルや、レベル間隔２表示に使用する
セグメント故によって、それぞれ独立した回路を設計す
る必要がある。

などの欠点があった。この欠点を解消するため従来から
提案されている池の方式の一つに読み出し専用メモリ（
以下「メモリ装置Ｊと記す）を使用する方法がある。こ
れは入力されるディジタル信号をメモリ装置のアドレス
信号として、それぞれの入力されるディジタル信号に対
応するレベル表示出力をあらかじめ１対１でメ七り装置
内部に書き込んでおき、メモリ装置の読み出し出力を直
接レベル表示出力として使用するものである。

しかしながら、この方式を用いると、入力されるディジ
タル信号とレベル表示出力が１対１で対応しているから
、例えば第６図の場合、必要なメモリ装置の容量は、入
力されるディジタル信号が１２ピント、レベル表示出力
が２４ビツトであるから ２１２Ｘ２４＝９８３０４　ピット となり、ぼう大な容量を必要とするため、コストの点か
らは実用にならないという欠点があった。

発明の目的 本発明は上記欠点に鑑み、簡単な回路構成でかつ精度の
よいレベル表示装置を提供するものである。

発明の構成 この目的を遠吠するために本発明のレベル表示装置は、
外部から入力されるレベル表示すべき第１のディジタル
信号と読み出し専用メモリ装置（以下単にメモリ装置と
記す）の所定アドレスから読み出される第２のディジタ
ル信号とが入力され、前記第１．第２のディジタル信号
値の大小関係を比較して所定の出力信号を得るディジタ
ルコンパレータと、前記メモリ装置にアドレス信号を供
給し、かつそのカウント動作が前記ディジタルコンパレ
ータの出力信号により制御されるアドレスカウンタと、
前記アドレスカウンタのアドレス信号出力を入力情報と
してとり込み、とり込まれた前記入力情報に応じてレベ
ル表示部を駆動するレベル表示駆動回路で構成されてお
り、この構成により、前記レベル表示すべき第１のディ
ジタル信号値に対し、あらかじめメモリ装置に書き込ま
れている第２のディジタル信号、すなわちレベル表示部
の表示状態が変化すべきしきい値に対応するディジタル
信号を連続的に読み出して、その大小関係を前記ディジ
タルコンパレータで比較し、ソノ比較結果出力により、
前記メモリ装置に供給されているアドレス信号を制御す
るとともに、そのアドレス信号をレベル表示駆動回路へ
の入力情報としてとり込むことにより、簡単な回路構成
で精度の高いレベル表示装置を実現することができる。

実施例の説明 第７図は本発明の一実施例における第５図に示したレベ
ル表示を実現するための回路図である。

第８図は第７図の各部に対応したタイミングチャート、
第９図は第７図で使用するメモリ装置の各アドレスに対
して出力されるディジタル信号と表示レベル及びそれぞ
れの表示状態となるため最小の入力ディジタル信号値を
まとめたものである。

第７図において６Ａ〜６Ｌはレベル表示すべき１２ビツ
トの折返し２准将号で表わされたディジタル信号が入力
される入力端子、１２はディジタルコンパレータ、１３
はメモリ装置、１４はメモリ装置１３にアドレス信号を
供給するだめのアドレスカウンタ、１５，１６はクロッ
クパルスヲ入力するだめの入力端子、１７はラッチ、１
８はし１ベル表示駆動回路、１９はレベル表示部である
。

以下その動作について第７〜第９図を用いて説明する。

尚、第８図のタイミングチャートは第７図における各部
入出力端子における信号波形を各部端子名称で表わして
いる。

まず、１２ビツトのレベル表示すべきディジタル信号が
入力端子６Ａ〜６Ｌに入力され、ディジタルコンパレー
タ１２の一方の入力端子Ａ。−Ａ１゜に与えられる。一
方入力端子６Ａ〜６Ｌに入力されるディジタル信号に同
期して、クロｙり・くルス入力端子１５．１６に第８図
に示したＣＫ１とＲ／ＣＫ２　　のクロックパルスが与
えられる。アドレスカウンタ１４はリセット端子Ｈに与
えられるクロックパルスの′″Ｌ″Ｌ″区間ットされ以
降クロック端子ＣＫ１に与えられるクロックパルスの立
ち上りエツジでカウント動作を行う。カラ／り出力端子
Ｃ３−Ｃ４には６ピツトのバイナリ信号が得られ、入力
端子６Ａ〜６Ｌに入力されるレベル表示すべきディジタ
ル信号の１サイクルに対し最大２６ステツプのアドレス
信号をメモリ装置１３のアドレス信号入力端子ＡＤｏ−
ＡＤ４に与える。メモリ装置１３では各アドレス信号に
応じて該当アドレスにあらかじめ書き込まれた１２ビツ
トのディジタル信号が第９図に従って、最も値の大きな
ものから順に出力端子０゜−０１１に得られ、ディジタ
ルコンパレータ１２の他方の入力端子Ｂ０〜Ｂ１１に入
力される。

第９図では第６図に示したレベル表示を実現するだめの
メモリ装置１３の各アドレスに対応して出力端子０６−
０１１に出力されるディジタル信号を示している。ここ
で必要なＲＯＭ容量は高々２　、ステップ　　　　　ビ
ット Ｘ　１　２　　　　　＝　３００ビツトである。

ディジタルコンパレータ１２では入力端子Ａ。

〜Ａ１１とＢ。−Ｂ１１へ入力される２つのディジタル
信号の大小関係を順次比較し、入力端子Ｂ。〜Ｂ１１へ
入力されるディジタル信号値が、入力端子Ａｏ−Ａ１１
へ入力されるディジタル信号値より大きい場合、出力端
子Ａ（Ｈに“Ｌ″信号が得られる。従って本実施例の場
合、レベル表示すべきディジタル信号に対してメモリ装
置１３かも順次読み出される最大２５種類のディジタル
信号との大小Ｊｔ較ヲディジタルコンパレータ１２で行
い、それぞれの比較結果を出力端子Ａ（Ｂに得ることに
なる。

得られた比較結果は、アドレスカウンタ１４のカウント
動作制御端子Ｐに与えられる。アドレスカウンタ１４は
そのカウント動作制御端子Ｐに”Ｌ”レベルが与えられ
ている状餓でカウント動作を行い、Ｈ”レベルが与えら
れるとカウント動作を停止する。第８図に示した例にお
いてはアドレス信号＆　（１１１が出力された時点でア
ドレス信号ａｄ１１に対応するディジタル信号がメモリ
装置１３から読み出され、その値がディジタルコンパレ
ータ１２の入力端子Ａ。−Ａ１１へ入力されるディジタ
ル信号値よシも小さくなるだめ、ディジタルコンパレー
タ１２の比較出力端子Ａ（Ｂの信号が“Ｌ”からＨ”に
なり、従ってアドレスカウンタ１４のカウント動作が以
降次のリセットハルスＲ／ＣＫ２　が来るまで停止し、
アドレス信号ａｄ１１が出力されたままの状！后になっ
ている。このアドレス信号はラッチ１７によりクロック
端子ＣＫ２　　へのクロックパルスの立ち下りエツジで
取り込まれ、レベル表示駆動回路１８に供給される。

レベル表示駆動回路１８では供給されたアドレス信号を
レベル表示のだめのレベル表示情報としてレベル表示部
１９を駆動するだめの信号に変換して出力する。レベル
表示駆動回路の構成例については後述する。

従って区間Ｔ１で入力されたレベル表示すべきディジタ
ル信号は、区間Ｔ２でレベル表示される。

以上述べたように本実施例によれば、入力される１２ビ
ツトのすべての入力ディジタル信号パターンを２５種類
のレベル表示状態に分類するのにメモリ装置１３に供給
されるアドレス信号を用いてコード化している。すなわ
ち、２５種類のレベル表示状態を表現するためには２５
Ｘ２５より５ビツトのアドレス信号を用いればよい。

本実施例による各表示レベルと実際にその表示状態とな
るための入力されるディジタル信号値を第９図における
「表示レベル」と「実レベル」として対比したが、以上
のように本実施例によれば入力される１２ビツトのディ
ジタル信号のうち、最も表示レベルに近い１２ビ、トの
ピットパターンをメモリ装置１３に書き込んでおけるた
め、「表示レベル」と「実レベル」との誤差は、特にレ
ベル表示として重要なｏｄＢｆ：中心としてその上下２
ｏｄＢの範囲で±ｏ、１ｄＢ以内に入っておりレベル表
示が極めて正確なレベルで行える。また、表示レベルや
表示ステツプなどの異なる表示装置についても全く同一
回路でメモリ装置の書き込み内容のみを変更するだけで
対応できるため、別個に専用のレベル表示装置を設計す
る必要がなく、回路の共用化が可能である。

更に本実施例においてはディジタルコンパレータの大小
比較出力としてＡ（Ｂ端子を用いだが、これにより例え
ば＋６ｄＢ　のレベル表示を行う発光ダイオードの点灯
条件は入力されるレベル表示すべきディジタル信号値を
ＤｄＢ　とすると、６ｄＢ≦Ｄ〈８ｄＢ となる。これを例えば ６　　　（Ｄ≦８ｄＢ の点灯条件に変更する場合は、ディジタルコンパレータ
１２の入力端子Ａ。−Ａ１１．Ｂｏ−Ｂ１１への入力デ
ィジタル信号値が一致（等しい）している場合に一致出
力信号が得られる出力端子Ａ＝ＢとＡ（Ｂとの論理和を
ディジタルコンパレータ１２の大小比較出力として用い
ることにより容易に実現できる。

なお、本実施例においてはメモリ装置１３がら読み出さ
れるディジタル信号は最も大きな値のものから順次読み
出したが、これは最も小さな値のものから順次読み出し
ても同様の効果が得られることは言うまでもない。

本実施例に用いたレベル表示駆動回路の構成例を第１０
図に示す。第１０図において破線で囲んだ部分が第７図
におけるレベル表示駆動回路１８に対応している。２０
Ａ〜２０Ｅは第７図におけるラッチ１７の出力信号す゛
なわちレベル表示状態を表現する５ピントのディジタル
信号の入力端子、２１は制御端子Ｓ。−５４に入力され
るディジタル信号に応じて出力端子Ｍ。−Ｍ２３のうち
のいづれか１つに“Ｈ”レベルが出力されるか、または
すべてが“Ｌ″であるようなデマルチプレクサ、２２Ａ
〜２２ＷはＯＲゲート、２３Ａ　〜２３Ｘはオープンコ
レクタインバータ、２４Ａ〜２４Ｘは第６図に示したレ
ベル表示部を構成する発光ダイオード、２５Ａ〜２５Ｘ
は電流制限用抵抗である。

デマルチプレクサ２１では、例えば制御端子Ｓ。

〜Ｓ４に入力されるレベル表示状態を表現する６ビツト
のディジタル信号のすべてが“Ｌ”の場合に、出力端子
Ｍ０のみに“Ｈ“出力が得られるように構成すれば、オ
ープンコレクタインバータ２３Ａの入力がＨ”、出力が
“Ｌ″となり従って電流制限抵抗２５Ａを通して発光ダ
イオード２４Ａに電流が流れ、点灯状態になる。また２
２Ａ〜２２ＷのＯＲゲートにより、２４Ｂ〜２４ｘの発
光ダイオードも点灯状態となり、レベル表示部は＋２０
　ｄＢのレベル表示状態になる。同様に入力端子２０Ａ
〜２０Ｅに入力されるディジタル信号の状態に応じてデ
マルチプレクサ２１の２４木の出力Ｍ。−Ｍ２３　のい
づれか１つがＨ″となるか、昔たはすべてが”Ｌ”とな
る状態を選択することにより、２５種類のレベル表示状
態を実現している。

レベル表示駆動回路は上述したデマルチプレクサとＯＲ
ゲートによって構成したもの以外に、例えば入力される
レベル表示状態を表わす５ピツトのディジタル信号をバ
イナリカウンタにロードし、そのロード値よりクロック
パルスをカウントして、キャリーが出たところでカウン
ト動作を停止するように構成すれば、ロードされたディ
ジタル信号値に応じたレベル表示出力がシリアル信号と
して得られるから、これをシリアル−パラレル変換して
ラッチすれば、ＯＲゲートを多用することなく同様のレ
ベル表示駆動回路を実現することもできる。

また、本実施例に用いたレベル表示部は発光ダイオード
により構成しだが、代りに螢光表示管などを用いて実現
してもよい。

発明の効果 本発明は外部から入力されるレベル表示すべき第１のデ
ィジタル信号と、メモリ装置の所定アドレスから読み出
された第２のディジタル信号とが入力され、前記第１．
第２のディジタル信号値の大小関係を比較して所定の出
力信号を得るディジタルコンパレータと、前記メモリ装
置にアドレス信号を供給し、かつそのカウント動作が前
記ディジタルコンパレータの出力信号により制御される
アドレスカウンタと、前記アドレスカウンタのアドレス
信号出力を入力情報としてとり込み、とり込まれた前記
入力情報に応じてレベル表示部を駆動するレベル表示駆
動回路により、簡単な構成で高精度かつ汎用性の高いレ
ベル表示装置を実現することができ、その効果は大なる
ものがある。

【図面の簡単な説明】

第１図は従来の基本的なレベル表示装置の回路図、第２
図は第１図に示しだ回路の動作条件を装置の一実施例の
回路図、第６図は第４図に示した回路の動作条件を示す
真理値状態図、第６図は第４図に示した回路によるレベ
ル表示部の正面図、第７図は本発明の一実施例における
レベル表示装置のブロック図、第８図は第７図に示した
ブロック図各部のタイミングチャート、第９図は第７図
に示したブロック図で使用したメモリ装置の各アドレス
に対応する出力信号状態図、第１０図は第７図に示した
ブロック図で用いたレベル表示駆動回路の一実施例を示
す回路図である。 １２・・・・・・ディジタルコンパレータ、１３・・川
・メモリ装置、１４・・・・・・アドレスカウンタ、１
８・川・・レベル表示駆動回路、１９・・・・・・レベ
ル表示部。 代理人の氏名　弁理士　中　尾　放　男　ほか１名／ｆ
）（ｆ９ 第１図 第３図 くレベｌしン 第４図 （ＬＸ５） 第６図 くレヘ゛ル〉 第７図 第９図 第１Ｏ図

Claims (1)

【特許請求の範囲】
1. 外部から入力されるレベル表示すベき第１のディジタル
   信号と、読み出し専用メモリ装置の所定アドレスから読
   み出された第２のディジタル信号とが入力され、前記第
   １、第２のディジタル信号値の大小関係を比較して所定
   の出力信号を得るディジタルコンパレータと、前記読み
   出し専用メモリ装置にアドレス信号を供給し、かつその
   カウント動作が前記ディジタルコンパレータの出力信号
   により制御されるアドレスカウンタと、前記アドレスカ
   ウンタのアドレス信号出力を入力情報としてとり込み、
   とり込まれた前記入力情報に応じてレベル表示部を駆動
   するレベル表示駆動回路で構成したことを特徴とするレ
   ベル表示装置。