JPS5836865B2 - Data transmission system and its receiving circuit - Google Patents

Data transmission system and its receiving circuit

Info

Publication number
JPS5836865B2
JPS5836865B2 JP54051690A JP5169079A JPS5836865B2 JP S5836865 B2 JPS5836865 B2 JP S5836865B2 JP 54051690 A JP54051690 A JP 54051690A JP 5169079 A JP5169079 A JP 5169079A JP S5836865 B2 JPS5836865 B2 JP S5836865B2
Authority
JP
Japan
Prior art keywords
data
code
hamming
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54051690A
Other languages
Japanese (ja)
Other versions
JPS55143856A (en
Inventor
重治 殖栗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP54051690A priority Critical patent/JPS5836865B2/en
Publication of JPS55143856A publication Critical patent/JPS55143856A/en
Publication of JPS5836865B2 publication Critical patent/JPS5836865B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0052Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 本発明はデータ伝送方式及びその受信回路に係り、フレ
イミングコードを複数のハミングコードデータのうちの
一つに選定することにより、受信回路をローコストにし
え、しかも確実なデータ伝送を行ない得るデータ伝送方
式を提供することを目的とする。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data transmission system and its reception circuit, and by selecting one of a plurality of Hamming code data as a framing code, the cost of the reception circuit can be reduced and reliable data can be obtained. The purpose of this invention is to provide a data transmission method that can perform data transmission.

従来、シリアル伝送においてフレーム同期をとるため予
め定められた常に一定のビット配列のフレイミングコー
ドと、それに続く伝送すべき情報のデータ群の中にハミ
ングコードデータを含むフレイミングコード前置型デー
タ伝送方式が知られている。
Conventionally, in order to achieve frame synchronization in serial transmission, there has been a framing code prefix type data transmission system that includes a framing code with a predetermined always constant bit arrangement and Hamming code data in the data group of the information to be transmitted following the framing code. Are known.

第1図は従来のデータ伝送方式の受信回路の一例のブ冶
ツク系統図を示す。
FIG. 1 shows a block diagram of an example of a receiving circuit of a conventional data transmission system.

同図中、1は第1図に模式的に示す上記フレイミングコ
ード前置型データが入来する入力端子で、これより入来
したデータはシフトレジスタ2に直列に印加され、ここ
で入力端子3よりのクロツクパルスに同期して直列一並
列変換される。
In the figure, reference numeral 1 denotes an input terminal into which the above-mentioned framing code prefix type data schematically shown in FIG. Serial-to-parallel conversion is performed in synchronization with the next clock pulse.

このシフトレジスタ2の並列出力は二分され、一方はハ
ミングコードデータ修正回路4に供給され、ここで例え
ばハミングコードデータが情報ビットX1,X2 +
X3 + X4、チェックビツF Cl y C2 p
C3及びパリテイビットc4よりなり、チェックビッ
トCI + C2 t C3がなる関係式を満足してい
る場合は、ハミングコードデータ中1ビット以下の誤り
があったときにも周知の演算により正確にハミングコー
ドデータが修正される。
The parallel output of this shift register 2 is divided into two, and one is supplied to a Hamming code data correction circuit 4, where, for example, Hamming code data is converted into information bits X1, X2 +
X3 + X4, check bit F Cl y C2 p
C3 and parity bit C4, and if the relational expression of check bit CI + C2 t C3 is satisfied, even if there is an error of 1 bit or less in Hamming code data, Hamming can be performed accurately using well-known calculations. Code data is corrected.

ここで(1)式中■は2を法とする加算(mod.2の
加算)を表わす。
Here, ■ in equation (1) represents addition modulo 2 (addition mod 2).

またシフトレジスタ2の他方の並列出力はフレイミング
コード検出回路5に供給され、ここで第2図に一例とし
て示したJ 11100101 Jの8ビットのフレイ
ミングコードが検出され、検出時に検出出力を出力し、
これより上記ハミングコードデータ修正回路4の出力デ
ータの再生を開始する(情報処理のタイミングをとる)
The other parallel output of the shift register 2 is supplied to a flaming code detection circuit 5, where the 8-bit flaming code J 11100101 J shown as an example in FIG. 2 is detected, and upon detection, a detection output is output.
From this point, reproduction of the output data of the Hamming code data correction circuit 4 is started (timing of information processing is determined).
.

なお、第2図中、フレイミングコードは8ビットのコー
ドパターンのうちの一例として周知のl− 11100
101 Jとしてある。
In Fig. 2, the flaming code is the well-known l-11100 as an example of an 8-bit code pattern.
101 J.

上記の従来のデータ伝送方式の受信回路において、フレ
イミングコードデータ中1ビット以下の誤りがあったと
きにも正確にフレイミングコード検出を行なうには、フ
レイミングコード検出回路5は周知のように次式を満足
する必要がある。
In the receiving circuit of the conventional data transmission method described above, in order to accurately detect the framing code even when there is an error of 1 bit or less in the framing code data, the flaming code detection circuit 5 uses the following equation as is well known. need to be satisfied.

検出出力=A−B−C−F−H・(D−E−G+D−E
−G+D−E−G+D−E−G) +D−E−G(F−
H・(A−B−C +.A−B−C+A−B−C)+A
−B−C(F−H+F−H) ) (
2)ただし、(2)式中、A−Hはシフトレジスタ2の
各ビット出力を示し、Aがそのうちのモースト・シグニ
フイカント・ビット(MSB)である。
Detection output = A-B-C-F-H・(D-E-G+D-E
-G+D-E-G+D-E-G) +D-E-G(F-
H・(A-B-C +.A-B-C+A-B-C)+A
-B-C(F-H+F-H) ) (
2) However, in formula (2), A-H indicates each bit output of the shift register 2, and A is the most significant bit (MSB) of them.

しかしながら、フレイミングコード検出回路5を、(2
)式が満足するよう一般的なロジック素子で実現すると
、回路構成が複雑となり、受信側回路が高価となり、特
fこ受信者が多数いるようなデータ伝送方式においては
、かかる受信回路が高価であるという欠点は一層望まし
くなかった。
However, if the flaming code detection circuit 5 is
) If the formula is satisfied using general logic elements, the circuit configuration would be complicated and the receiving circuit would be expensive. Especially in a data transmission system where there are many receivers, such a receiving circuit would be expensive. The disadvantage of having one was even more undesirable.

本発明は上記の欠点を除去したものであり、第3図以下
の図面と共にその一実施例について説明する。
The present invention eliminates the above-mentioned drawbacks, and one embodiment thereof will be described with reference to the drawings from FIG. 3 onwards.

第3図は本発明になるデータ伝送方式において伝送され
る信号波形を模式的に示す。
FIG. 3 schematically shows signal waveforms transmitted in the data transmission system according to the present invention.

同図中、X1X4は情報ビット、c1〜c3はチェック
ビット、c4はパリテイビットであり、c1〜c3は(
1)式を満足し、またc4は奇数パリテイとすると、こ
れらは次表で示す如くになる。
In the figure, X1X4 are information bits, c1 to c3 are check bits, c4 is a parity bit, and c1 to c3 are (
If formula 1) is satisfied and c4 is an odd parity, these will be as shown in the following table.

上記表よりデータ″10″はフレイミングコードl−1
1100101Jとはビット配列が正反対であることが
わかる。
From the table above, data "10" is flaming code l-1
It can be seen that the bit arrangement is exactly opposite to that of 1100101J.

そこで、本発明方式ではハミングコードのビット配列を
第3図に示す如く逆にしたものであり、これにより複数
個のハミングコードデータのうちの1個のハミングコー
ドデータ(表1のデータ″1 0 ” )とフレイミン
グコードデータとを一致せしめ、ハミングコードデータ
修正回路をフレイミングコード検出回路の一部として利
用することができるようにしたものである。
Therefore, in the method of the present invention, the bit arrangement of the Hamming code is reversed as shown in FIG. ) and the flaming code data, and the Hamming code data correction circuit can be used as a part of the flaming code detection circuit.

このようにハミングコードデータのビット配列を変えて
も、フレイミングコードとデータ群とのオーバーラップ
グループより誤ってフレイミングコードの検出される確
率は変化しない。
Even if the bit arrangement of the Hamming code data is changed in this way, the probability that a flaming code will be erroneously detected from an overlapping group of a flaming code and a data group does not change.

なぜならば、前記(1)式を満足するハミングコードデ
ータは全てのビットが1又はOの2値をとり固定データ
ではないからである。
This is because Hamming code data that satisfies the above formula (1) is not fixed data in which all bits have a binary value of 1 or O.

次に本発明方式を文字放送に適用した場合の一実施例に
ついて説明する。
Next, an embodiment in which the method of the present invention is applied to teletext broadcasting will be described.

文字放送は現在各種の方式が提案されているが、ここで
は第4図Aに示す如くテレビジョン信号の垂直帰線消去
期間内のIH(Hは水平走査期間)に、文字あるいは図
形のパターンを横走査して得たデイジタル信号(データ
群)とそれよりも時間的に前の位置にクロツクランイン
及びフレイミングコードなどの制御信号S。
Currently, various methods have been proposed for teletext broadcasting, but here, as shown in Figure 4A, a character or graphic pattern is inserted into the IH (H is the horizontal scanning period) within the vertical blanking period of the television signal. A digital signal (data group) obtained by horizontal scanning and a control signal S such as a clock run-in and a flaming code at a position temporally earlier than the digital signal (data group).

とが時分割多重されてなる方式のものについて説明する
A method in which the and is time-division multiplexed will be explained.

上記クロツクランインは第2図Bに示す如く所定繰り返
し周波数の単一周波パルスで、受信側回路で所定位相の
クロックパルスを生成するために付加されている。
The clock line-in is a single frequency pulse with a predetermined repetition frequency, as shown in FIG. 2B, and is added to generate a clock pulse with a predetermined phase in the receiving circuit.

第5図は本発明方式を文字放送に適用した場合の受信回
路の一実施例の回路系統図を示す。
FIG. 5 shows a circuit diagram of an embodiment of a receiving circuit when the system of the present invention is applied to teletext broadcasting.

同図中、第1図と同一部分には同一符号を付し、その説
明を省略する。
In the figure, the same parts as in FIG. 1 are designated by the same reference numerals, and their explanations will be omitted.

シフトレジスク2の並列出力信号はハミングコードデー
タ修正回路6に印加され、ここで前記ハミングコードデ
ータ修正回路4と同様に1ビット以下の誤りがあっても
正確にここでハミングコードデータが修正されて取り出
される。
The parallel output signal of the shift register 2 is applied to a Hamming code data correction circuit 6, where, like the Hamming code data correction circuit 4, even if there is an error of 1 bit or less, the Hamming code data is corrected and extracted accurately. It will be done.

ハミングコードデーク修正回路6の出力信号は、NAN
Dゲート7に印加され、ここで入力端子8よりのパルス
と2個のNANDゲート10及び11よりなるRSフリ
ツプフロツプよりのパルスと夫々否定論理積をとられて
フレイミングコードと一致するハミングコードデータが
検出される。
The output signal of the Hamming code correction circuit 6 is NAN
The pulse from the input terminal 8 is NANDed with the pulse from the RS flip-flop consisting of two NAND gates 10 and 11, and Hamming code data matching the flaming code is detected. be done.

すなわち、入力端子8より上記第4図Aに示す如き制御
信号S。
That is, a control signal S as shown in FIG. 4A is input from the input terminal 8.

とデータ群とよりなるデータが重畳されているテレビジ
ョン信号の垂直帰線消去期間内の1Hのみハイレベルと
なるパルスが入来する。
A pulse that goes high only in 1H within the vertical blanking period of the television signal on which the data consisting of the data group and data group is superimposed is received.

またNANDゲート11の一方の入力端子9には水平同
期信号若しくはそれに同期して各H毎にローレベルとな
るパルスが入来してNANDゲート10及び11よりな
るRSフリツプフロツプを各H毎にリセットする。
In addition, a horizontal synchronizing signal or a pulse that goes low for each H in synchronization with the horizontal synchronizing signal enters one input terminal 9 of the NAND gate 11, and resets the RS flip-flop made up of NAND gates 10 and 11 for each H. .

このRSフリツプフロツプのQ出力(NANDゲ゛一ト
11の出力)は上記NANDゲート7の一つの入力端子
に印加される。
The Q output of this RS flip-flop (output of NAND gate 11) is applied to one input terminal of the NAND gate 7.

これにより、フレイミングコード前置型伝送方式の伝送
データが存在するIH期間中、データ群よりも必ず時間
的に前の位置に存在するフレイミングコードが、ハミン
グコードデータ修正回路6の出力信号中からイネーブル
状態にあるNANDゲ゛一ト7によりまず検出される。
As a result, during the IH period in which transmission data of the framing code prefix type transmission system exists, the framing code that always exists at a position temporally earlier than the data group is enabled from the output signal of the Hamming code data correction circuit 6. It is first detected by the NAND gate 7 in the state.

このフレイミングコードが検出されると、NANDゲ′
一ト7の出力がローレベルとなり、これによりNAND
ゲ′一ト10の出力がハイレベル、NANDゲ’−41
1の出力がローレベルとなる(NANDゲ゛一ト10及
び11よりなるRSフリツプフロツプがセット状態とな
る)。
When this flaming code is detected, the NAND gate
The output of 7 becomes low level, which causes NAND
Output of gate 10 is high level, NAND gate 10
1 becomes low level (RS flip-flop consisting of NAND gates 10 and 11 is set).

従って、NANDゲート7の出力も再びハイレベルとな
るので、NANDゲート7の出力端にはフレイミングコ
ード検出時は負極性の細いパルス状の検出信号が得られ
る。
Therefore, the output of the NAND gate 7 becomes high level again, so that a narrow pulse-like detection signal of negative polarity is obtained at the output terminal of the NAND gate 7 when the flaming code is detected.

なお、これと同時にNANDゲート7はデイゼープル状
態とされる。
Incidentally, at the same time, the NAND gate 7 is brought into a disabled state.

また、フレイミングコード検出後にハミングコードデー
タ修正回路6より出力されるデータ信号中には、フレイ
ミングコードと同一のビット配列のハミングコードデー
タ(ここでは 「11100101」)が含まれることがあるが、この
ときにはNANDゲート10及び11よりなるRSフリ
ツプフロツプが既にセット状態にあるから、NANDゲ
’−1−11の出力はローレベルで変化せず、従ってデ
イゼープル状態のNANDゲート7の出力もハイレベル
のままで変化することはないので、データ信号中のフレ
イミングコードと同一のビット配列のハミングコードデ
ータはフレミングコードとして誤検出されることはあり
得ない。
In addition, the data signal output from the Hamming code data correction circuit 6 after the flaming code is detected may include Hamming code data (here, "11100101") having the same bit arrangement as the flaming code. Since the RS flip-flop consisting of NAND gates 10 and 11 is already in the set state, the output of NAND gates 1-11 remains at low level and does not change, and therefore the output of NAND gate 7, which is in the disabled state, remains at high level and does not change. Therefore, Hamming code data having the same bit arrangement as the framing code in the data signal cannot be erroneously detected as a framing code.

このように、本実施例によれば、受信側回路においてハ
ミングコードデータ修正回路6をフレイミングコード検
出回路の一部に共用することができるので、従来のデー
タ伝送方式に比し受信側回路を安価に構成できる。
As described above, according to this embodiment, the Hamming code data correction circuit 6 can be shared as a part of the flaming code detection circuit in the receiving circuit, so the receiving circuit can be made at a lower cost than in the conventional data transmission system. It can be configured as follows.

しかも、ハミングコードデータ修正回路6により常に適
宜修正されたデータが用いられるので確実なデータ伝送
ができる。
Furthermore, since data appropriately modified by the Hamming code data modification circuit 6 is always used, reliable data transmission can be achieved.

なお、上記の実施例では本発明方式を文字放送に適用し
た場合について説明したが、水平同期信号に相当する周
期性信号をデータに含めたり、または水平同期信号ある
いはこれに相当する周期性信号が無い場合であってもフ
レイミングコード、ハミングコードデータを含めたデー
タ群の総ビット数が常に一定で変化しないように設定し
た場合には、同様に本発明方式を適用できるものである
In addition, in the above embodiment, the case where the method of the present invention is applied to teletext broadcasting has been explained. Even if there is no data, the method of the present invention can be similarly applied if the total number of bits of the data group including the framing code and Hamming code data is set to remain constant and do not change.

上述の如く、本発明になるデータ伝送方式及びその受信
回路は、フレイミングコード前置型データ伝送方式にお
いて伝送されるシリアルデータ中のデータ群の中に誤り
訂正可能なハミングコードデータを情報ビット数に応じ
て複数有せしめ、かつ、上記フレイミングコードを複数
のハミングコードデータのうちのいずれか一つと同一の
ものに選定して伝送するようにしたため、従来受信回路
において別々に設けられていたハミングコードデータ修
正回路とフレイミングコード検出回路とのうち、ハミン
グコードデータ修正回路を同時にフレイミングコード検
出器の一部として共用することができ、従って従来方式
に比し受信回路構戒を簡単に、かつ、安価とすることが
でき、従って受信回路が多数存在するようなデータ伝送
方式に適用して特に好適であり、またフレイミングコー
ドの検出にハミングコードデータ修正回路を経たデータ
を使用するようにしたため、確実な(1ビットの誤りは
修正可能であるため)データ伝送及びその受信を行ない
得、特にテレビジョン信号の垂直帰線消去期間中のある
所定期間内に伝送される上記データを受信する回路に適
用して好適である等の特長を有するものである。
As described above, the data transmission system and its receiving circuit according to the present invention include error-correctable Hamming code data in the number of information bits in a data group in serial data transmitted in the framing code prefix type data transmission system. Since the above-mentioned flaming code is selected to be the same as any one of the plurality of Hamming code data and transmitted, the Hamming code data, which was conventionally provided separately in the receiving circuit, can be transmitted. Of the correction circuit and the flaming code detection circuit, the Hamming code data correction circuit can be shared as a part of the flaming code detector at the same time, making the configuration of the receiving circuit simpler and cheaper than the conventional method. Therefore, it is particularly suitable for application to a data transmission system in which there are a large number of receiving circuits, and since the data that has passed through the Hamming code data correction circuit is used to detect the framing code, it is reliable ( The present invention is applicable to circuits capable of transmitting and receiving data (since single-bit errors can be corrected), and in particular for receiving said data transmitted within a predetermined period of time during the vertical blanking period of a television signal. It has features such as being suitable.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来方式の受信回路の一例を示すブロック系統
図、第2図は従来方式で伝送されるデータの信号配列の
一例を模式的に示す図、第3図は本発明方式で伝送され
るデータの信号配列の一実施例を模式的に示す図、第4
図A,Bは本発明方式を文字放送に適用した場合の伝送
データ信号波形及びその要部を夫々模式的に示す図、第
5図は本発明方式の受信回路の一実施例を示す回路系統
図である。 1・・・・・・データ入力端子、2・・・・・・直列一
並列変換用シフトレジスタ、3・・・・・・クロツクパ
ルス入力端子、4,6・・・・・・ハミングコードデー
タ修正回路、7・・・・・・フレイミングコード検出用
NANDゲ゛一ト。
Fig. 1 is a block diagram showing an example of a receiving circuit using the conventional method, Fig. 2 is a diagram schematically showing an example of the signal arrangement of data transmitted using the conventional method, and Fig. 3 is a diagram showing an example of the signal arrangement of data transmitted using the method of the present invention. Figure 4 schematically showing an example of a signal arrangement of data.
Figures A and B are diagrams schematically showing the transmission data signal waveform and its essential parts when the present invention method is applied to teletext broadcasting, respectively, and Fig. 5 is a circuit system showing an embodiment of the receiving circuit of the present invention method. It is a diagram. 1... Data input terminal, 2... Shift register for serial-to-parallel conversion, 3... Clock pulse input terminal, 4, 6... Hamming code data correction. Circuit 7...NAND gate for flaming code detection.

Claims (1)

【特許請求の範囲】 1 受信側でフレーム同期をとるためのフレイミングコ
ードの後に伝送されるべき情報に関するデータ群が存在
するデータの伝送方式において、上記データ群の中に誤
り訂正可能なハミングコードデータを情報ビット数に応
じて複数有せしめ、かつ、上記フレイミングコードを該
複数のハミングコードデータのうちのいずれか一つと同
一のものに選定してなるデータを伝送することを特徴と
するデータ伝送方式。 2 フレイミングコードの後に伝送されるべき情報に関
するデータ群がテレビジョン信号の垂直帰線消去期間内
の所定期間に存在するデータを、該フレイミングコード
でフレーム同期をとりつつ受信するデータ伝送方式の受
信回路において、上記データ群の中に誤り訂正可能なハ
ミングコードデータを情報ビット数に応じて有し、かつ
、上記フレイミングコードを該複数のハミングコードデ
ータのうちのいずれか一つと同一のものに選定してなる
データを直列一並列変換する直列一並列変換回路と、該
直列一並列変換回路の並列出力信号を入力信号として受
け少なくとも上記ハミングコードデータに誤りがある場
合はそれを修正して出力するハミングコードデータ修正
回路と、上記データの存在する期間であって上記テレビ
ジョン信号の水平同期信号若しくはこれに同期した信号
検出後該ハミングコードデータ修正回路の出力信号より
最初に検出した該フレイミングコードと同一のコードデ
ークのハミングコードデータを該フレイミングコード検
出信号として出力するゲート回路群とよりなることを特
徴とするデータ伝送方式の受信回路。
[Claims] 1. In a data transmission system in which there is a data group related to information to be transmitted after a framing code for frame synchronization on the receiving side, error-correctable Hamming code data is included in the data group. a plurality of Hamming codes according to the number of information bits, and the framing code is selected to be the same as any one of the plurality of Hamming code data. . 2. A receiving circuit of a data transmission system that receives data in which a data group related to information to be transmitted after a framing code exists in a predetermined period within a vertical blanking period of a television signal while maintaining frame synchronization with the framing code. , the data group includes error-correctable Hamming code data according to the number of information bits, and the framing code is selected to be the same as any one of the plurality of Hamming code data. a series-to-parallel conversion circuit for serial-to-parallel conversion of data, and a Hamming circuit for receiving the parallel output signal of the series-to-parallel conversion circuit as an input signal, correcting at least any error in the Hamming code data, and outputting the corrected data. The code data correction circuit is identical to the flaming code first detected from the output signal of the Hamming code data correction circuit after detecting the horizontal synchronization signal of the television signal or a signal synchronized thereto during the period in which the data exists. 1. A receiving circuit for a data transmission system, comprising a gate circuit group that outputs Hamming code data of a code data as a flaming code detection signal.
JP54051690A 1979-04-26 1979-04-26 Data transmission system and its receiving circuit Expired JPS5836865B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54051690A JPS5836865B2 (en) 1979-04-26 1979-04-26 Data transmission system and its receiving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54051690A JPS5836865B2 (en) 1979-04-26 1979-04-26 Data transmission system and its receiving circuit

Publications (2)

Publication Number Publication Date
JPS55143856A JPS55143856A (en) 1980-11-10
JPS5836865B2 true JPS5836865B2 (en) 1983-08-12

Family

ID=12893888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54051690A Expired JPS5836865B2 (en) 1979-04-26 1979-04-26 Data transmission system and its receiving circuit

Country Status (1)

Country Link
JP (1) JPS5836865B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60142673U (en) * 1984-03-02 1985-09-21 フランスベッド株式会社 comforter
JPH0720928U (en) * 1993-10-01 1995-04-18 株式会社大阪西川 Summer bedding

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60142673U (en) * 1984-03-02 1985-09-21 フランスベッド株式会社 comforter
JPH0720928U (en) * 1993-10-01 1995-04-18 株式会社大阪西川 Summer bedding

Also Published As

Publication number Publication date
JPS55143856A (en) 1980-11-10

Similar Documents

Publication Publication Date Title
GB2188816A (en) Apparatus for reliably fetching data, on the basis of framing code detection process, and method therefor
KR960013655B1 (en) Data segment sync. signal detection circuit for hdtv
JPH0666773B2 (en) Synchronous playback in communication system
US4320511A (en) Method and device for conversion between a cyclic and a general code sequence by the use of dummy zero bit series
US4481648A (en) Method and system for producing a synchronous signal from _cyclic-redundancy-coded digital data blocks
JPS6215946B2 (en)
JPS5836865B2 (en) Data transmission system and its receiving circuit
KR950007977B1 (en) Method and arrangement for the synchronisation of digital information signals
US5367543A (en) Circuit for detecting synchronizing signal in frame synchronization data transmission
EP0797826B1 (en) Apparatus for decoding a channel signal into an information signal and reproducing arrangement provided with the apparatus
JPH0546131B2 (en)
JP2755061B2 (en) Frame synchronization method
JP2982348B2 (en) Synchronous signal extraction circuit
JP2663441B2 (en) Sync signal detection method
JPS61148939A (en) Frame synchronization system
JPH066335A (en) Pseudo synchronization prevention method for high efficiency voice transmission
JP2783008B2 (en) Frame synchronizer
JP2982320B2 (en) Synchronous signal extraction circuit
JPH07135497A (en) Frame synchronization pattern detector
JP2692481B2 (en) Frame synchronization circuit
JPH06225273A (en) Error correction device
JP2656345B2 (en) Digital signal transmission equipment
JPH0644757B2 (en) Frame synchronization method
JPH07264176A (en) Frame number addition system and signal transmitter
JP3416860B2 (en) Frame synchronous communication method