JPS5835957A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPS5835957A JPS5835957A JP13516281A JP13516281A JPS5835957A JP S5835957 A JPS5835957 A JP S5835957A JP 13516281 A JP13516281 A JP 13516281A JP 13516281 A JP13516281 A JP 13516281A JP S5835957 A JPS5835957 A JP S5835957A
- Authority
- JP
- Japan
- Prior art keywords
- water
- thin film
- solder
- substrate
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は回路の高密度化を可能にする製造方法、特にコ
ンデンサを含む薄膜集積回路の製造方法に関する。
ンデンサを含む薄膜集積回路の製造方法に関する。
現在、アルミナなどの基板上に形成されている混成集積
回路は基板の側面に設けられている複数個の導体端子部
よりリードフレームなどを用いて一括してリード線を１
ｔＪ出すことが行われているが、この工程に先立ち予備
処理として導体端子部に半田付けが行われている。
回路は基板の側面に設けられている複数個の導体端子部
よりリードフレームなどを用いて一括してリード線を１
ｔＪ出すことが行われているが、この工程に先立ち予備
処理として導体端子部に半田付けが行われている。
とこで量産的な半田付は法としては基板端面を半田浴中
に浸漬するディップ法或は半田付は部に予め半田粒を含
むペーストを塗布し、これを電気炉中に通すことによ）
半田付けするりフロー法などが知られている。
に浸漬するディップ法或は半田付は部に予め半田粒を含
むペーストを塗布し、これを電気炉中に通すことによ）
半田付けするりフロー法などが知られている。
然し、基板上に形成された受動素子および能動素子のな
かには、かかる半田付は処理によシ影響を受は不良或は
故障率の増大を来すものがあり、この傾向は薄膜集積回
路の方が著しい。
かには、かかる半田付は処理によシ影響を受は不良或は
故障率の増大を来すものがあり、この傾向は薄膜集積回
路の方が著しい。
この理由は半田被覆領域を正確に限定することが量産工
程では難しいこと及びリフロー法においては半田の飛散
が避けられないからである。
程では難しいこと及びリフロー法においては半田の飛散
が避けられないからである。
そこで、これを避ける方法として従来は半田によシ影響
を受は易い素子例えば薄膜コンデンサは基板端子部よシ
離してパターン形成されており、これは回路の高密ルく
化を妨げていた。
を受は易い素子例えば薄膜コンデンサは基板端子部よシ
離してパターン形成されており、これは回路の高密ルく
化を妨げていた。
本発明は、かかる素子を水溶性レジストで保護すること
により、基板端子の近傍でもパターン形成を可能とする
もので薄膜集積回路について説明する。
により、基板端子の近傍でもパターン形成を可能とする
もので薄膜集積回路について説明する。
薄膜集積回路はアルミナなどの耐熱性絶縁基板の上に真
空中或は窒素の減圧雰囲気中でスパタリンクシテタンタ
ル（Ｔａ）或は窒化タンタル（ＴａＮ）よシなる薄膜を
作シ、これを基板とし真空蒸着技術と写真蝕刻技術（ホ
トリソグラフィ）を用いて導体およびコンデンサ、抵抗
などの受動回路素子が形成され、更に必要に応じてＩＣ
，）ランジスタなどの能動素子が装着されて混成集積回
路がで亀上っている。
空中或は窒素の減圧雰囲気中でスパタリンクシテタンタ
ル（Ｔａ）或は窒化タンタル（ＴａＮ）よシなる薄膜を
作シ、これを基板とし真空蒸着技術と写真蝕刻技術（ホ
トリソグラフィ）を用いて導体およびコンデンサ、抵抗
などの受動回路素子が形成され、更に必要に応じてＩＣ
，）ランジスタなどの能動素子が装着されて混成集積回
路がで亀上っている。
第１図は、かかる混成集積回路の内、本発明に関連のあ
る薄膜コンデンサよシなる回路を示している。
る薄膜コンデンサよシなる回路を示している。
図において、導体端子部（ランド）１、下部導体パター
ン２およびコンデンサの下部電極ノ（ターン３は基板４
上にスバタリング法によシ全面に亘って形成されている
Ｔａ膜或はＴａＮ膜をホトエツチングすることにより作
られている。
ン２およびコンデンサの下部電極ノ（ターン３は基板４
上にスバタリング法によシ全面に亘って形成されている
Ｔａ膜或はＴａＮ膜をホトエツチングすることにより作
られている。
ここで、ＴａＮ膜は抵抗器を含む集積回路においてＴａ
Ｎを抵抗体とする抵抗素子を形成する場合に用いられる
。
Ｎを抵抗体とする抵抗素子を形成する場合に用いられる
。
さて、薄膜コンデンサには誘電体として二酸化硅素（Ｓ
ｉＯｘ）薄膜を用いるもの、醸化タンタル（Ｔａ＊Ｏｓ
）薄膜を用いるものなど各種のものがあるが、これら
の誘電体薄膜パターン５け下部電極パターン３の上に形
成されており、またこの上に上部電極パターン６と上部
導体パターン７が金（Ａｔ１）蒸着膜などを用いて形成
されている。また下部導体パターン２の上にも導体抵抗
を減らすためにこれと同じ金属蒸着膜が被覆されている
。
ｉＯｘ）薄膜を用いるもの、醸化タンタル（Ｔａ＊Ｏｓ
）薄膜を用いるものなど各種のものがあるが、これら
の誘電体薄膜パターン５け下部電極パターン３の上に形
成されており、またこの上に上部電極パターン６と上部
導体パターン７が金（Ａｔ１）蒸着膜などを用いて形成
されている。また下部導体パターン２の上にも導体抵抗
を減らすためにこれと同じ金属蒸着膜が被覆されている
。
かかる薄膜コンデンサは誘電体層の厚さが薄くそのため
抵抗に較べて故障率が高い素子でｓｂ、を九、半田付け
などの工程においてコンデンサ素子を半田よシ護るため
、従来はなるべく基板端面よ〕離してパターン形成がな
されてい九。
抵抗に較べて故障率が高い素子でｓｂ、を九、半田付け
などの工程においてコンデンサ素子を半田よシ護るため
、従来はなるべく基板端面よ〕離してパターン形成がな
されてい九。
これは薄膜コンデンサの上部電極を構成するＡｕ蒸着膜
は溶融半田と反応して侵蝕され易く、またコンデンサ部
が半田浸漬を蒙らない場合でも飛散する半田により侵さ
れて不良或は特性劣化の可能性が高いからである。
は溶融半田と反応して侵蝕され易く、またコンデンサ部
が半田浸漬を蒙らない場合でも飛散する半田により侵さ
れて不良或は特性劣化の可能性が高いからである。
す力わち、第１図において導体端子部１は、ここを通っ
て混成集積回路が外部の回路と接続される場所であり、
通常リードフレームなどを半田付けする前処理として導
体端子部１に半田を被償１−ティング）することが行わ
れている。
て混成集積回路が外部の回路と接続される場所であり、
通常リードフレームなどを半田付けする前処理として導
体端子部１に半田を被償１−ティング）することが行わ
れている。
ここで、半田の被覆は半田ゴテを用いて行うのではなく
、刷４？＆どを用いてフラックスを端子部全域に塗布し
、す７０−法によシ被覆されている。
、刷４？＆どを用いてフラックスを端子部全域に塗布し
、す７０−法によシ被覆されている。
す彦わち、＝ｇ１図において導体端子部１の全部Ｋｌり
て基板面４も含めて一括して粒状半田を含むフラックス
を塗布し・、加熱することにより同時に各導体端子部に
半田被覆が行われるが、この際従来はコンデンサを保護
するためコンデンサ部（ターンは導体端子部１よシ少く
とも１．５ｍｓ以上の間隙をあける必要があった。
て基板面４も含めて一括して粒状半田を含むフラックス
を塗布し・、加熱することにより同時に各導体端子部に
半田被覆が行われるが、この際従来はコンデンサを保護
するためコンデンサ部（ターンは導体端子部１よシ少く
とも１．５ｍｓ以上の間隙をあける必要があった。
本発明の目的はコンデンサを含む薄膜集積回路を更に高
密度化するにあり、そのために水溶性レジストによル、
コンデンサを保護することによって従来よルも導体端子
部に近くパターン形成ができるようにしたものである。
密度化するにあり、そのために水溶性レジストによル、
コンデンサを保護することによって従来よルも導体端子
部に近くパターン形成ができるようにしたものである。
以下、図面によシ本発明の詳細な説明する。
第２図は第１図のコンデンサに対して本発明を適用した
例で、導体端子部１に半田被覆が行われる前に破線で示
した要保護部８に水溶性レジストを普覆しておく。
例で、導体端子部１に半田被覆が行われる前に破線で示
した要保護部８に水溶性レジストを普覆しておく。
このレジスト被覆は導体端子部１がある基板端面を除い
てこの内側で半田粒子の耐着或は半田浸漬がなされて線
表らぬ場所に限定して行うものでスピンコーティング法
と写真蝕刻法を用いてレジスト被覆パターンが作られる
。
てこの内側で半田粒子の耐着或は半田浸漬がなされて線
表らぬ場所に限定して行うものでスピンコーティング法
と写真蝕刻法を用いてレジスト被覆パターンが作られる
。
さて、第２図においては要保゛護部としてコンデンサ以
外に下部導体部２および上部導体部７も含まれているが
、これはＡｕ蒸着膜が半田によル喰われることを防ぐた
めである。
外に下部導体部２および上部導体部７も含まれているが
、これはＡｕ蒸着膜が半田によル喰われることを防ぐた
めである。
ｉｔ、保護用レジストとして水溶性のものを用いる理由
は、半田付けの際に使用するフラックスの溶剤によりレ
ジストが溶解しないためである。
は、半田付けの際に使用するフラックスの溶剤によりレ
ジストが溶解しないためである。
次に導体端子部１に従来のようにリフロー法によシ半田
付けし、その後水洗処理によシ水溶性レジストを除去す
ればよい。
付けし、その後水洗処理によシ水溶性レジストを除去す
ればよい。
本発明は従来、薄膜コンデンサは基板の半田処理の際に
半田浸漬或は飛散半田などから避けるために導体端子部
１よシ少くとも１．５Ｉｌｓ以上の距離をとる必要があ
ったが、本発明の方法を用いることによシ約３００＃−
程変の近距離まで接近してパターン形成が可能となシ、
従来より高帯度実装が可能となった。
半田浸漬或は飛散半田などから避けるために導体端子部
１よシ少くとも１．５Ｉｌｓ以上の距離をとる必要があ
ったが、本発明の方法を用いることによシ約３００＃−
程変の近距離まで接近してパターン形成が可能となシ、
従来より高帯度実装が可能となった。
なお、この実施例においては要保護部として薄膜コンデ
ンサについて記したが、他の素子についことができる。
ンサについて記したが、他の素子についことができる。
第１図線薄膜集積回路における従来のコンデンサ回路パ
ターン、第２図は本発明を適用したコンデンサ回路パタ
ーンである。 図において、１は導体端子部、２．７は導体ノぐターン
、３は下部電極パターン、５は誘電体簿膜パターン、６
は上部・′シ極パターン、８は要保護部。
ターン、第２図は本発明を適用したコンデンサ回路パタ
ーンである。 図において、１は導体端子部、２．７は導体ノぐターン
、３は下部電極パターン、５は誘電体簿膜パターン、６
は上部・′シ極パターン、８は要保護部。
Claims (1)
- 【特許請求の範囲】 １、アルミナなどの耐熱性絶縁基板上に薄膜または厚膜
形成技術を用いて抵抗、コンデンサなどの受動素子よ）
なる電気回路を形成し、必要に応じ該回路にＩＣ，）ラ
ンジスタなどの能動素子を装着してなる混成集積回路の
製造において、半田付は工程における溶融半田よシ集積
回路を護るために必要とする部分に予め水溶性レジスト
を塗布し、半田付は工程終了後水洗除去することを特徴
とする混成集積回路の製造方法。 ２、アル考す、ガラスなどの基板上にタンタル金属をス
パタリングして薄膜を作シ、これを用いて抵抗、コンデ
ンサなどの受動素子からなる回路を形成し、これに能動
素子を装着してなる薄膜集積回路の製造工程において、
水溶性レジストを用いて薄膜コンデンサを保護すること
により基板端子の近傍部にまでコンデンサパターンの形
成を可能にしたことを特徴とする特許請求０ｇ１ｌｌ第
１項記載の混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13516281A JPS5835957A (ja) | 1981-08-28 | 1981-08-28 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13516281A JPS5835957A (ja) | 1981-08-28 | 1981-08-28 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5835957A true JPS5835957A (ja) | 1983-03-02 |
Family
ID=15145267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13516281A Pending JPS5835957A (ja) | 1981-08-28 | 1981-08-28 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835957A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61106073U (ja) * | 1984-12-19 | 1986-07-05 |
-
1981
- 1981-08-28 JP JP13516281A patent/JPS5835957A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61106073U (ja) * | 1984-12-19 | 1986-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3760238A (en) | Fabrication of beam leads | |
| JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
| US3528090A (en) | Method of providing an electric connection on a surface of an electronic device and device obtained by using said method | |
| US4525246A (en) | Making solderable printed circuit boards | |
| US3986939A (en) | Method for enhancing the bondability of metallized thin film substrates | |
| JPS5835957A (ja) | 混成集積回路の製造方法 | |
| JP2811741B2 (ja) | 半導体装置の製造方法 | |
| JPH0621625A (ja) | 印刷配線板及びその製造方法 | |
| CA1051559A (en) | Process for the production of printed circuits with solder rejecting sub-zones | |
| JPS6112047A (ja) | 半導体装置の製造方法 | |
| JPS5850421B2 (ja) | 薄膜回路 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JP2864705B2 (ja) | Ｔａｂ用フイルムキャリアテープ及びそのリードへのはんだ被覆方法 | |
| JPH0258893A (ja) | 厚膜集積回路およびその製造方法 | |
| KR100237671B1 (ko) | 반도체 장치 제조방법 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JPH05283853A (ja) | プリント回路基板 | |
| JPS63119551A (ja) | パタ−ニングされた金属膜の形成方法 | |
| JPS63168043A (ja) | リ−ドフレ−ム | |
| JPH0427180Y2 (ja) | ||
| JPH0442537A (ja) | 半導体装置及びその製造方法 | |
| JPH01281757A (ja) | ハンダバンプ製造方法 | |
| US3231960A (en) | Process for making electrical components and components made thereby | |
| JPS6349378B2 (ja) | ||
| JPH01238132A (ja) | 半田接続用電極及び半田接続用電極の製造方法 |