JPS5834519Y2 - 信号授受装置 - Google Patents

Description

【考案の詳細な説明】 本考案は電子計算機における２つの処理装置間の信号の
授受を行なう装置に関する。

相互に非同期のクロックで動作している第１の処理装置
（例えばインストラクション・プロセッサ）と第２の処
理装置（例えばＩＯプロセッサ）との間でデータ転送を
行なう場合には、一般につぎのような手順で行なわれる
。

例えば、第２の処理装置から第１の処理装置に対してデ
ータ転送要求がある場合には、第２の処理装置は、デー
タをデータ・バスに準備して、データ要求信号（以下Ｄ
ＲＱ信号と略記する）をＯＮにする。

第１の処理装置は、データを受は取ったという応答とし
て、完了信号（以下ＣＭＰ信号と略記する）をＯＮにす
る。

マイクロ・プログラム化された第２の処理装置は、ＣＭ
Ｐ信号がＯＮになったことをプログラムが見てＤＲＱ信
号をＯＦＦにし、同じくマイクロ・プログラム化された
第１の処理装置は、ＤＲＱ信号がＯＦＦになったのをプ
ログラムが見て、ＣＭＰ信号をＯＦＦにする。

ついで第２の処理装置は、ＤＲＱ信号に対するＣＭＰ信
号の応答として、応答信号（以下Ｒ８Ｐ信号と略記する
）をＯＮにし、第１の処理装置はこれに対しＣＭＰ信号
で応答する。

第２の処理装置はＣＭＰ信号がＯＮになったのを見て、
Ｒ８Ｐ信号をＯＦＦにし、第１の処理装置はＲ８Ｐ信号
がＯＦＦになったのを見て、ＣＭＰ信号をＯＦＦにする
。

このようにして、２つの処理装置間のデータ転送交信に
おいて、ＤＲＱ、Ｒ８Ｐ 、ＣＭＰのような信号を、マ
イクロ・プログラムが見てリセットする従来の方法では
、それにより費される時間が大きなものとなる。

本考案は、上記の従来方法の欠点を除去し、２つの処理
装置間のデータ転送交信の所要時間を短縮した信号授受
装置を提供することを目的とする。

この目的を達成するため本考案は、相互に非同期のクロ
ックで動作している第１の処理装置と第２の処理装置と
の間の信号の授受において、第１の処理装置からの信号
をセットするセット・リセット型の第１のフリップ・フ
ロップと、第１のクリップ・フロップをコピイし、第２
の処理装置がマイクロプログラムで読取り可能なりロッ
ク同期型の第２のフリップ・フロップと、第２の処理装
置が読取り中は、第１のフリップ・フロップを第２のフ
リップ・フロップにコピイすることを禁止するゲート回
路と、第２のフリップ・フロップがセットされると第１
のフリップ・フロップをリセットする手段と、第２のフ
リップ・フロップを第２の処理装置が読取った後マイク
ロ・プログラムでリセットする手段とを具備することを
特徴とするものである。

以下本考案を、その一実施例について説明する。

第１図は、本考案の一実施例の要部回路図である。

図において、１はセット・リセット型のフリップ・フロ
ップ、２〜４は第２の処理装置のクロックに同期するフ
リップ・フロップ、５はアンドゲートである。

本回路は、前記の第２の処理装置に付加されるもので、
これについて動作を説明すると、つぎのどとくである。

マイクロ・プログラムから第１の処理装置に対するデー
タ転送要求が起ると、４のフリップ・フロップがセット
され、ＤＲＱ信号がＯＮにされる。

第１の処理装置から、これに対する応答としてＣＭＰ信
号がＯＮにされると、１の交信信号セット用フリップ・
フロップがセットされ、この出力によって次のクロック
で２のＲＥＡＤ用フリラフリップップがセットされる。

２のフリップ・フロップがセットされると、直ちに４の
フリップ・フロップがリセットさ１ｆ）ＲＱ信号はＯＦ
Ｆさ札 １の交信信号セット用フリップ・フロラフモリ
セットされる。

２のフリップ・フロップがセントされた次のクロックで
、ＣＭＰ信号は読取られ、ＲＥＡＤ信号が上がる。

このＲＥＡＤ信号によって２のフリップ・フロップはリ
セットされる。

ＣＭＰ信号は交信信号セット用フリップ。フロップ１に
セットされた後、処理装置のマイクロ・プログラムのタ
イミング上、ＲＥＡＤ用フリラフリップップ２にセット
されている前のデータと、フリップ・フロップ１にセッ
トされた新たなデータとのパオア”を避けるため、この
処理装置の読取りサイクル中すなわち、＊ＲＥＡＤが論
理１゛０ ”の間は、フリップ・フロップ１からフリッ
プ・フロップ２にデータが移行しないようアンド・ゲー
ト５によって禁止している。

つぎに、第１の処理装置に対する応答として、マイクロ
・プログラムから３のフリップ・フロップがセットされ
Ｒ８Ｐ信号がＯＮにされる。

この場合も、第１の処理装置からそのＲ８Ｐ信号に対す
る応答としてＣＭＰ信号がＯＮされ、以ＴＤＲＱ信号に
対するＣＭＰ信号と全く同様の手順で第１図の回路の動
作が進行する。

第２図は、第１の処理装置と第２の処理装置との間のデ
ータ転送のための信号授受のタイム・チャートである。

第２図のＡは従来方式の、Ｂは本考案の方式のタイム・
チャートを示す。

同図においても明かのように、本考案はＤＲＱ、Ｒ８Ｐ
。

およびＣＭＰの各信号のリセットをマイクロ・プログラ
ムで見て行なうことなく、全てノ・−ドウヱアで行なう
ことにより、信号授受に要する時間を大幅に短縮できる
ものである。

以上詳細に説明したように、本考案は相互に非同期のク
ロックで動作している２つの処理装置間のデータ転送交
信に要する時間を大幅に短縮し、高速度のデータ転送を
可能とする効果を有するものである。

【図面の簡単な説明】

第１図は本考案の一実施例の要部回路図、第２図は信号
授受のタイム・チャートである。 図中の番号はつぎのものを示す。 １〜４・・・・・・フリップ・フロン７″、５・・・・
・・アンド・ゲート。

Claims (1)

【実用新案登録請求の範囲】
1. 相互に非同期のクロックで動作している第１のマイクロ
   プログラム処理装置と第２のマイク西プログラム処理装
   置との間の信号の授受において、第１の処理装置からの
   信号をセットするセット・リセット型の第１のフリップ
   ・フロップと、第１のフリップ・フロップをコピイし、
   第２の処理装置がマイクロプログラムで読取り可能なり
   ロック同期型の第２のフリップ・フロップと、第２の処
   理装置が該第２のフリップ・フロップを読取り中は、第
   １の７リツプ・フロップを第２のフリップ・フロップに
   コピイすることを禁止するゲート回路と、第２のフリッ
   プ・フロップがセットされると第１のフリップフロップ
   をリセットする手段と、第２のフリップ・フロップを第
   ２の処理装置が読取った後マイクロプログラムでリセッ
   トする手段とを具備することを特徴とする信号授受装置
   。