CN113918497B - 一种优化ahb总线数据传输性能的系统、方法及服务器 - Google Patents

一种优化ahb总线数据传输性能的系统、方法及服务器 Download PDF

Info

Publication number
CN113918497B
CN113918497B CN202111502587.2A CN202111502587A CN113918497B CN 113918497 B CN113918497 B CN 113918497B CN 202111502587 A CN202111502587 A CN 202111502587A CN 113918497 B CN113918497 B CN 113918497B
Authority
CN
China
Prior art keywords
slave
signal
multiplexer
decoder
hready
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111502587.2A
Other languages
English (en)
Other versions
CN113918497A (zh
Inventor
王增贺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111502587.2A priority Critical patent/CN113918497B/zh
Publication of CN113918497A publication Critical patent/CN113918497A/zh
Application granted granted Critical
Publication of CN113918497B publication Critical patent/CN113918497B/zh
Priority to PCT/CN2022/095381 priority patent/WO2023103297A1/zh
Priority to US18/567,586 priority patent/US20240264961A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种优化AHB总线数据传输性能的系统、方法及服务器，系统包括：主设备；与所述主设备连接的译码器；与所述译码器连接的第一多路器；与所述第一多路器、所述译码器、所述主设备连接的多个从设备；其中，所述译码器配置为输出从选择信号，基于所述从选择信号确定与所述主设备传输通信的从设备；所述第一多路器配置为接收各个所述从设备输出的传递完成信号，并基于第一选择信号选择对应从设备的传递完成信号输出到所述对应从设备，其中，所述选择信号为所述从选择信号经过打拍而成。通过本发明的方案，提高了主设备和从设备之间数据传输的可靠性，提高了AHB总线数据传输的可靠性。

Description

一种优化AHB总线数据传输性能的系统、方法及服务器
技术领域
本发明涉及数据传输技术领域，尤其涉及一种优化AHB总线数据传输性能的系统、方法及服务器。
背景技术
AHB总线（Advanced High-performance Bus，高级高性能总线）可以将CPU、高带宽片上RAM（Random Access Memory，随机存取存储器）、高带宽的外部存储器接口、DMA（Direct Memory Access，直接存储器访问）总线master、各种拥有AHB接口的控制器连接起来，构成一个独立完整的SOC系统，不仅如此，还可以通过AHB-APB桥来连接APB（AdvancedPeripheral Bus高级外围总线）系统。AHB构成的系统结构如图1所示。AHB总线上挂载有高带宽内存接口High-bandwidth Memory Interface、高性能ARM处理器High-performanceARM processor、高带宽RAM芯片High-bandwidth on-chip RAM、DMA总线主控DMA busmaster，APB总线上挂载有UART（UniversalAsynchronous Receiver Transmitter，通用异步收发传输器）、键盘Keypad、计时器Timer、电脑PIO（Parts In One，可自由组装成一体电脑的新型准电脑）等外设，AHB总线和APB总线通过AHB to APB Bridge桥连接。
完整的AHB由四个部分组成：
AHB主设备（master）：发起一次读/写操作，某一时刻只允许一个主设备使用总线；
AHB从设备（slave）：响应一次读/写操作，通过地址映射来选择使用哪一个从设备；
AHB仲裁器（arbiter）：允许某一个主设备控制总线；
AHB译码器（decoder）：通过地址译码来决定选择哪一个从设备。
总线可以分为三组：写数据总线（HWDATA）、读数据总线（HRDATA）和地址控制总线（HADDR）。
AHB的通信原理如下：有需要占用总线的master向arbiter发出请求，arbiter授权给指定的master。任一时间周期只有一个master可以接入总线，对其指定的slave进行读写操作。
获得总线授权的master开始AHB传输，首先发出地址和控制信号，来提供地址信息、传输方向、带宽和burst类型。译码器根据地址和控制信号确定哪个slave与master进行通信。数据传输通过数据总线完成，AHB将读写总线分开，写数据总线用于从master到slave的数据传输，读数据总线用于从slave到master的数据传输。每笔传输包括一个地址和控制周期，一个或多个数据周期。地址和控制周期不能被扩展，因此slave必须在一个周期内采样地址信号，而数据周期可以通过Hready信号进行扩展，Hready为低时，表明slave还未准备好接收数据，需要额外的时间来采样数据。AHB的数据传输示意图如图2所示。
第一个上升沿，master发起一个操作A，并驱动地址和控制信号；
第二个上升沿，slave采样master发来的地址和控制信号；
如果是写操作，master会在第二个上升沿传输要写入的数据；
如果是读操作，slave会在Hready信号拉高后采样数据，但如果slave没有准备好要采样这个数据，slave会将自己的Hready信号拉低，来延长采样的时间，所以在第二个上升沿处，slave并没有接收这个数据；同时，在这个上升沿处，master采样到Hready为低，知道了slave没有接收自己发出的数据，所以master将保持发出的地址和数据信息；
第三个上升沿同理；
第四个上升沿，slave将Hready信号拉高了，表明slave已经采样master发送的数据，所以才拉高Hready信号，企图告知master，自己已接收数据；
同理，在此处，master采样到slave发送的Hready为高，知道了slave已成功接收数据，因此下一周期要发送其他数据了。
一次数据传输的流程就是上面表述的这样。Slave通过发出Hready信号来告知master，自己是否已接收数据，进而影响master的后续操作。
AHB支持流水线操作（同一时间可以处理多个事件），比如，若不用流水线操作，一个事件必须至少需要两个周期才能完成，即第一个周期发送地址，第二个周期发送数据，第三个周期发送下一个地址，第四个周期发送相应的数据，这样的话，发送两个信息（即地址+数据），需要4个周期；如果采用流水线，则变成了第一个周期发送第一个地址，第二个周期发送第一个数据，同时也发送第二个地址，第三周期发送第二个数据，同时发送第三个地址，这样发送完两个信息则需要三个周期，流水线操作的好处是当发送的信息越多时，越省时。AHB的流水线操作的数据传输示意图具体如图3所示。
在Pipeline操作（流水线）的时候，本次操作数据相位data phaze是下一次操作的地址相位address phaze，当master从一个slave连接到与另一个slave 连接变换时，下一个slave必须先判断一下Master设备对其它Slave设备的操作是否已经完成。如果完成，则响应主设备的操作；如果没有完成，则等待完成，然后才响应操作。
在AHB中，slave设备其实有两个Hready信号，分别为input类型的Hready_in和output类型的Hready_out，其中，Hready_out就是上面所说的Hready，Hready_in就是Slave设备用来判断Master设备是否对其它Slave设备的操作已经完成的信号。
当有多个slave时，每个slave的Hready_out连在一起发送到master，现有技术slave的Hready_in信号的由来是将每个slave的Hready_out信号相与后，分别连到每个slave上来充当Hready_in信号，具体的如图4所示，为现有技术中生成slave的Hready_in信号的连接结构示意图。也就是说，Hready_in信号是每个Hready_out相与后得来的，每个slave必须等到hready_in为高电平时才进行地址以及控制信号的采样。
现有技术中Hready_in信号是每个Hready_out相与后得来的，所以会受到其他slave的Hready_out的影响，从而加大Hready_in出现错误的概率。
发明内容
有鉴于此，本发明提出了一种优化AHB总线数据传输性能的系统、方法及服务器，降低了传递完成输入信号Hready_in出现错误的概率，提高了Hready_in的正确性，提高了主设备和从设备之间数据传输的可靠性，提高了AHB总线数据传输的可靠性。
基于上述目的，本发明实施例的一方面提供了一种优化AHB总线数据传输性能的系统，系统具体包括：
主设备；
与所述主设备连接的译码器；
与所述译码器连接的第一多路器；
与所述第一多路器、所述译码器、所述主设备连接的多个从设备；
其中，所述译码器配置为输出从选择信号，基于所述从选择信号确定与所述主设备传输通信的从设备；
所述第一多路器配置为接收各个所述从设备输出的传递完成信号，并基于第一选择信号选择对应从设备的传递完成信号输出到所述对应从设备，其中，所述选择信号为所述从选择信号经过打拍而成。
在一些实施方式中，系统进一步包括：
与所述译码器连接的第二多路器；
与所述第二多路器、所述第一多路器连接的寄存器；
其中，所述第二多路器配置为基于第二选择信号选择对应的从选择信号，并通过所述寄存器将所述对应的从选择信号打拍后发送给所述第一多路器。
在一些实施方式中，所述译码器配置为获取所述从设备输出的传递完成信号延迟的周期数，基于所述传递完成信号延迟的周期数确定所述从选择信号的打拍拍数。
在一些实施方式中，所述寄存器配置为获取所述从选择信号的打拍拍数以对所述从选择信号进行打拍，并将打拍后的从选择信号发送给所述第一多路器。
在一些实施方式中，所述译码器配置为响应于所述传递完成信号无延迟，确定所述从选择信号的打拍拍数为1。
在一些实施方式中，所述译码器配置为响应于所述传递完成信号有延迟，确定所述从选择信号的打拍拍数为延迟的周期数加1。
在一些实施方式中，所述第一多路器配置为将各个所述从设备输出的传递完成信号，作为各自的传递完成输入信号输出到所述从设备；
所述从设备配置为基于所述传递完成输入信号确定是否采用所述主设备输出的地址信号和控制信号。
在一些实施方式中，所述从设备配置为响应于所述传递完成输入信号为高电平，接收所述主设备发送的地址信号和控制信号。
本发明实施例的另一方面，还提供了一种优化AHB总线数据传输性能的方法，基于如上任意一项所述的系统，执行以下步骤：
基于译码器输出从选择信号以确定与主设备通信的从设备；
基于第一多路器接收各个所述从设备输出的传递完成信号，并且所述第一多路器通过第一选择信号选择对应从设备的传递完成信号输出到所述对应从设备，其中，所述选择信号为所述从选择信号经过打拍而成。
本发明实施例的另一方面，还提供了一种服务器，包括如上所述的系统。
系统具体包括：
主设备；
与所述主设备连接的译码器；
与所述译码器连接的第一多路器；
与所述第一多路器、所述译码器、所述主设备连接的多个从设备；
其中，所述译码器配置为输出从选择信号，基于所述从选择信号确定与所述主设备传输通信的从设备；
所述第一多路器配置为接收各个所述从设备输出的传递完成信号，并基于第一选择信号选择对应从设备的传递完成信号输出到所述对应从设备，其中，所述选择信号为所述从选择信号经过打拍而成。
在一些实施方式中，系统进一步包括：
与所述译码器连接的第二多路器；
与所述第二多路器、所述第一多路器连接的寄存器；
其中，所述第二多路器配置为基于第二选择信号选择对应的从选择信号，并通过所述寄存器将所述对应的从选择信号打拍后发送给所述第一多路器。
在一些实施方式中，所述译码器配置为获取所述从设备输出的传递完成信号延迟的周期数，基于所述传递完成信号延迟的周期数确定所述从选择信号的打拍拍数。
在一些实施方式中，所述寄存器配置为获取所述从选择信号的打拍拍数以对所述从选择信号进行打拍，并将打拍后的从选择信号发送给所述第一多路器。
在一些实施方式中，所述译码器配置为响应于所述传递完成信号无延迟，确定所述从选择信号的打拍拍数为1。
在一些实施方式中，所述译码器配置为响应于所述传递完成信号有延迟，确定所述从选择信号的打拍拍数为延迟的周期数加1。
在一些实施方式中，所述第一多路器配置为将各个所述从设备输出的传递完成信号，作为各自的传递完成输入信号输出到所述从设备；
所述从设备配置为基于所述传递完成输入信号确定是否采用所述主设备输出的地址信号和控制信号。
在一些实施方式中，所述从设备配置为响应于所述传递完成输入信号为高电平，接收所述主设备发送的地址信号和控制信号。
本发明具有以下有益技术效果：通过多路器来产生每个从设备的Hready_in信号，将每个从设备的Hready_out信号与每个从设备的Hready_in信号关联起来，并且Hready_in信号选通的时机，即多路器的sel信号是通过hsel信号打拍来实现，将hsel打拍来充当多路器的sel信号，使 hsel信号与Hready_out信号对齐，实现了hsel信号与Hready_out信号的同步，由此提高了Hready_in信号的正确性，使master和slave之间建立起安全可靠的信息通道。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明提供的由AHB总线构成的数据传送系统的结构示意图；
图2为本发明提供的AHB总线的数据传输示意图；
图3为本发明提供的AHB总线的流水线操作的数据传输示意图；
图4为本发明提供的生成slave的Hready_in信号的连接结构示意图；
图5为本发明提供的优化AHB总线数据传输性能的系统的一实施例的结构示意图；
图6为本发明提供的优化AHB总线数据传输性能的方法的一实施例的框图；
图7为本发明提供的服务器的一实施例的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了一种优化AHB总线数据传输性能的系统的实施例。如图5所示，系统具体包括：
主设备110；
与所述主设备110连接的decoder译码器120；
与所述译码器120连接的第一多路器130；
与所述第一多路器130、所述译码器120、所述主设备110连接的4个从设备140，分别为从设备1~从设备4；
其中，所述译码器120配置为输出从选择信号hsel，基于所述从选择信号确定与所述主设备110传输通信的从设备140；
所述第一多路器130配置为接收各个所述从设备140输出的传递完成信号，并基于第一选择信号sel选择对应从设备的传递完成信号输出到所述对应从设备，其中，所述选择信号为所述从选择信号经过打拍而成。
在Pipeline操作的时候，本次操作的data phaze是下一次操作的address phaze，当主设备master从一个从设备slave连接到与另一个slave 连接变换时，下一个slave必须先判断一下master设备对其它slave设备的操作是否已经完成。如果完成，则响应主设备的操作；如果没有完成，则等待完成，然后才响应操作。
本实施例中将每个slave的传递完成信号（即Hready_out信号）通过一个多路器来连接到各个slave的输入，来充当各个slave的传递完成输入信号（即Hready_in信号），其中多路器的选择信号（即sel信号）是译码器通过发送的地址进行译码译出的hsel信号变化而来，是将hsel信号打拍来充当多路器的sel信号，Hready_out延迟几拍，hsel信号则打几拍。并且预先设定好每个slave必须等到自己的hready_in为高电平还是低电平时才进行地址以及控制信号的采样。
本实施例中通过多路器来产生每个从设备的Hready_in信号，将每个从设备的Hready_out信号与每个从设备的Hready_in信号关联起来，并且Hready_in信号选通的时机，即多路器的sel信号是通过hsel信号打拍来实现，将hsel打拍来充当多路器的sel信号，使 hsel信号与Hready_out信号对齐，实现了hsel信号与Hready_out信号的同步，由此提高了Hready_in信号的正确性，使master和slave之间建立起安全可靠的信息通道。
在一些实施方式中，如图5的系统进一步包括：
与所述译码器连接的第二多路器150；
与所述第二多路器150、所述第一多路器130连接的寄存器160；
其中，所述第二多路器150配置为基于第二选择信号a选择对应的从选择信号，并通过所述寄存器160将所述对应的从选择信号打拍后发送给所述第一多路器130。
本实施例中，第二多路器通过第二选择信号a选择从译码器输出的从选择信号，即确定正在与主设备通信的从设备，第二多路器将选择的从选择信号发送到寄存器，寄存器对该从选择信号进行打拍，打拍后将从选择信号发送到第一多路器，第一多路器收到打拍后的从选择信号后，基于每个从设备的Hready_out信号产生对应的Hready_in信号。当从设备的Hready_in信号为高电平时，从设备进行地址信号和控制信号的采样。
本实施例中通过多路器来产生每个从设备的Hready_in信号，将每个从设备的Hready_out信号与每个从设备的Hready_in信号关联起来，并且Hready_in信号选通的时机，即多路器的sel信号是通过hsel信号打拍来实现，将hsel打拍来充当多路器的sel信号，使 hsel信号与Hready_out信号对齐，实现了hsel信号与Hready_out信号的同步，由此提高了Hready_in信号的正确性，使master和slave之间建立起安全可靠的信息通道。
在一些实施方式中，所述译码器配置为获取所述从设备输出的传递完成信号延迟的周期数，基于所述传递完成信号延迟的周期数确定所述从选择信号的打拍拍数。
在一些实施方式中，所述寄存器配置为获取所述从选择信号的打拍拍数以对所述从选择信号进行打拍，并将打拍后的从选择信号发送给所述第一多路器。
在一些实施方式中，所述译码器配置为响应于所述传递完成信号无延迟，确定所述从选择信号的打拍拍数为1。
在一些实施方式中，所述译码器配置为响应于所述传递完成信号有延迟，确定所述从选择信号的打拍拍数为延迟的周期数加1。
在一些实施方式中，所述第一多路器配置为将各个所述从设备输出的传递完成信号，作为各自的传递完成输入信号输出到所述从设备；
所述从设备配置为基于所述传递完成输入信号确定是否采用所述主设备输出的地址信号和控制信号。
在一些实施方式中，所述从设备配置为响应于所述传递完成输入信号为高电平，接收所述主设备发送的地址信号和控制信号。
下面通过具体的实施例对本发明的多个实施方式进行说明。
例如，在t时刻的上升沿，hsel信号由s1（s1表示从设备1）转换到s2（s2表示从设备2），表明master从与从设备1通信变成了与从设备2通信，所以在t时刻应该发送的是s2的地址，即addr2，但是由于是流水线操作，在t+1时刻的上升沿处的数据通道上还是上一个数据，即与s1之间通信时发送的数据data1，所以，虽然在t+1时刻的上升沿处，多路器的sel还是应该选择s1的Hready_out信号。通俗一点说，就是hsel为s2时，表示master要选择与s2进行通信了，但是此时总线上的数据还是发送到s1的data1，s1还未接收，需要s1接收完数据再进行与s2的通信。
在本实施例中，当主设备与从设备s1通信时，当s1_hready_out为高时表示完成传输数据，当s1_hready_out拉低时表示从设备s1需要延长采样时间，由于数据相位dataphaze总比地址相位address phaze晚一个周期，因此当主设备由与从设备s1通信切换到与从设备s2通信时，hsel1信号的打拍拍数为延迟周期数加1，具体的，即便从设备s1的数据采样不会延迟时，也要将hsel1信号打1拍，以完成从设备s1的数据采样，在从设备s1数据采样完成后将s1_hready_out拉低，将s2_hready_out拉高，此时打拍后的hsel1信号正好切换到hsel2信号，开始主设备与从设备s2直接的数据传输。
将hsel打拍来充当多路器的sel信号，是为了将hsel信号与Hready_out对齐，这样就可以实现两者同步，更容易实现所需功能。即：打拍后的hsel是从设备s1时，正好对应着从设备s1的Hready_out信号，那么多路器直接选择从设备s1的Hready_out通过，从设备s2也同理。就是说sel选择哪一个Hready_out通过，直接看打拍后的hsel就行，hsel为从设备s1，就选从设备s1的，是从设备s2，就选从设备s2的Hready_out通过。
本实施例中通过多路器来产生每个从设备的Hready_in信号，将每个从设备的Hready_out信号与每个从设备的Hready_in信号关联起来，并且Hready_in信号选通的时机，即多路器的sel信号是通过hsel信号打拍来实现，将hsel打拍来充当多路器的sel信号，使 hsel信号与Hready_out信号对齐，实现了hsel信号与Hready_out信号的同步，由此提高了Hready_in信号的正确性，使master和slave之间建立起安全可靠的信息通道。
基于同一发明构思，根据本发明的另一个方面，如图6所示，本发明的实施例还提供了一种优化AHB总线数据传输性能的方法，基于如上任意一项所述的系统，执行以下步骤：
S101、基于译码器输出从选择信号以确定与主设备通信的从设备；
S103、基于第一多路器接收各个所述从设备输出的传递完成信号，并且所述第一多路器通过第一选择信号选择对应从设备的传递完成信号输出到所述对应从设备，其中，所述选择信号为所述从选择信号经过打拍而成。
本实施例中通过多路器来产生每个从设备的Hready_in信号，将每个从设备的Hready_out信号与每个从设备的Hready_in信号关联起来，并且Hready_in信号选通的时机，即多路器的sel信号是通过hsel信号打拍来实现，将hsel打拍来充当多路器的sel信号，使 hsel信号与Hready_out信号对齐，实现了hsel信号与Hready_out信号的同步，由此提高了Hready_in信号的正确性，使master和slave之间建立起安全可靠的信息通道。
基于同一发明构思，根据本发明的另一个方面，如图7所示，本发明的实施例还提供了一种服务器70，包括AHB总线性能优化系统710，AHB总线性能优化系统710可以是本发明以上实施例中所述的系统。
本实施例中通过多路器来产生每个从设备的Hready_in信号，将每个从设备的Hready_out信号与每个从设备的Hready_in信号关联起来，并且Hready_in信号选通的时机，即多路器的sel信号是通过hsel信号打拍来实现，将hsel打拍来充当多路器的sel信号，使 hsel信号与Hready_out信号对齐，实现了hsel信号与Hready_out信号的同步，由此提高了Hready_in信号的正确性，使master和slave之间建立起安全可靠的信息通道。
本发明实施例还可以包括相应的计算机设备。计算机设备包括存储器、至少一个处理器以及存储在存储器上并可在处理器上运行的计算机程序，处理器执行程序时执行上述任意一种方法。
其中，存储器作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的所述优化AHB总线数据传输性能的方法对应的程序指令/模块。处理器通过运行存储在存储器中的非易失性软件程序、指令以及模块，从而执行装置的各种功能应用以及数据处理，即实现上述方法实施例的优化AHB总线数据传输性能的方法。
存储器可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据装置的使用所创建的数据等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器可选包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体（ROM）或随机存储记忆体（RAM）等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围（包括权利要求）被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种优化AHB总线数据传输性能的系统，其特征在于，包括：
主设备；
与所述主设备连接的译码器；
与所述译码器连接的第一多路器；
与所述第一多路器、所述译码器、所述主设备连接的多个从设备；
其中，所述译码器配置为输出从选择信号，基于所述从选择信号确定与所述主设备传输通信的从设备；
所述第一多路器配置为接收各个所述从设备输出的传递完成信号，并基于第一选择信号选择对应从设备的传递完成信号输出到所述对应从设备，其中，所述选择信号为所述从选择信号经过打拍而成，用于将所述从选择信号与所述对应从设备输出的传递完成信号对齐。
2.根据权利要求1所述的系统，其特征在于，进一步包括：
与所述译码器连接的第二多路器；
与所述第二多路器、所述第一多路器连接的寄存器；
其中，所述第二多路器配置为基于第二选择信号选择对应的从选择信号，并通过所述寄存器将所述对应的从选择信号打拍后发送给所述第一多路器。
3.根据权利要求2所述的系统，其特征在于，所述译码器配置为获取所述从设备输出的传递完成信号延迟的周期数，基于所述传递完成信号延迟的周期数确定所述从选择信号的打拍拍数。
4.根据权利要求3所述的系统，其特征在于，所述寄存器配置为获取所述从选择信号的打拍拍数以对所述从选择信号进行打拍，并将打拍后的从选择信号发送给所述第一多路器。
5.根据权利要求4所述的系统，其特征在于，所述译码器配置为响应于所述传递完成信号无延迟，确定所述从选择信号的打拍拍数为1。
6.根据权利要求1所述的系统，其特征在于，所述译码器配置为响应于所述传递完成信号有延迟，确定所述从选择信号的打拍拍数为延迟的周期数加1。
7.根据权利要求1所述的系统，其特征在于，所述第一多路器配置为将各个所述从设备输出的传递完成信号，作为各自的传递完成输入信号输出到所述从设备；
所述从设备配置为基于所述传递完成输入信号确定是否采用所述主设备输出的地址信号和控制信号。
8.根据权利要求7所述的系统，其特征在于，所述从设备配置为响应于所述传递完成输入信号为高电平，接收所述主设备发送的地址信号和控制信号。
9.一种优化AHB总线数据传输性能的方法，其特征在于，基于如权利要求1到8任意一项所述的系统，执行以下步骤：
基于译码器输出从选择信号以确定与主设备通信的从设备；
基于第一多路器接收各个所述从设备输出的传递完成信号，并且所述第一多路器通过第一选择信号选择对应从设备的传递完成信号输出到所述对应从设备，其中，所述选择信号为所述从选择信号经过打拍而成。
10.一种服务器，其特征在于，包括如权利要求1到8任意一项所述的系统。
CN202111502587.2A 2021-12-10 2021-12-10 一种优化ahb总线数据传输性能的系统、方法及服务器 Active CN113918497B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111502587.2A CN113918497B (zh) 2021-12-10 2021-12-10 一种优化ahb总线数据传输性能的系统、方法及服务器
PCT/CN2022/095381 WO2023103297A1 (zh) 2021-12-10 2022-05-26 一种优化ahb总线数据传输性能的系统、方法及服务器
US18/567,586 US20240264961A1 (en) 2021-12-10 2022-05-26 System and method for optimizing ahb bus data transmission performance and server

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111502587.2A CN113918497B (zh) 2021-12-10 2021-12-10 一种优化ahb总线数据传输性能的系统、方法及服务器

Publications (2)

Publication Number Publication Date
CN113918497A CN113918497A (zh) 2022-01-11
CN113918497B true CN113918497B (zh) 2022-03-08

Family

ID=79248487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111502587.2A Active CN113918497B (zh) 2021-12-10 2021-12-10 一种优化ahb总线数据传输性能的系统、方法及服务器

Country Status (3)

Country Link
US (1) US20240264961A1 (zh)
CN (1) CN113918497B (zh)
WO (1) WO2023103297A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113918497B (zh) * 2021-12-10 2022-03-08 苏州浪潮智能科技有限公司 一种优化ahb总线数据传输性能的系统、方法及服务器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034494B1 (ko) * 2004-02-11 2011-05-17 삼성전자주식회사 개방형 코어 프로토콜을 기반으로 하는 버스 시스템
KR100633773B1 (ko) * 2005-07-01 2006-10-13 삼성전자주식회사 버스 시스템 및 버스 중재 방법
US20080244131A1 (en) * 2007-03-26 2008-10-02 Atmel Corporation Architecture for configurable bus arbitration in multibus systems with customizable master and slave circuits
CN101533381B (zh) * 2009-03-27 2015-11-25 北京中星微电子有限公司 一种类ahb总线及其实现方法
CN101777035A (zh) * 2010-01-14 2010-07-14 北京北大众志微系统科技有限责任公司 一种amba ahb总线实现方法及装置
CN104850524B (zh) * 2015-05-29 2018-06-01 大唐微电子技术有限公司 一种跨时钟域的ahb总线桥接方法和装置
CN106021152B (zh) * 2016-05-12 2019-06-25 柳州桂通科技股份有限公司 主从式串口设备集线器及异步双工一对多串行通讯方法
CN205788168U (zh) * 2016-05-12 2016-12-07 柳州桂通科技股份有限公司 主从式串口设备集线器
CN110765052B (zh) * 2019-10-22 2020-11-20 广东高云半导体科技股份有限公司 一种ahb/apb扩展总线接口、片上系统
CN113505016B (zh) * 2021-07-08 2022-01-25 北京智芯微电子科技有限公司 总线传输故障检测方法、总线系统及芯片
CN113918497B (zh) * 2021-12-10 2022-03-08 苏州浪潮智能科技有限公司 一种优化ahb总线数据传输性能的系统、方法及服务器

Also Published As

Publication number Publication date
WO2023103297A1 (zh) 2023-06-15
US20240264961A1 (en) 2024-08-08
CN113918497A (zh) 2022-01-11

Similar Documents

Publication Publication Date Title
CN109032973B (zh) Icb总线系统
WO2017084400A1 (zh) 一种NVMe网络化存储的实现方法、终端、服务器及系统
US9244872B2 (en) Configurable communications controller
CN105068951B (zh) 一种具有非等时传输结构的片上系统总线
CN106294239B (zh) 一种外围总线apb总线桥
WO2016123885A1 (zh) Cpci总线和isa总线的协议转换器和转换方法
JP2021530813A (ja) 専用低レイテンシリンクを使用した複数のハードウェアアクセラレータのための統合されたアドレス空間
CN109634900B (zh) 一种基于axi协议的多层次低延迟互连结构
US20100199010A1 (en) Device having priority upgrade mechanism capabilities and a method for updating priorities
EP0522763B1 (en) High performance asynchronous bus interface
JPH0635850A (ja) コンピュータ・システムおよびシステム拡張装置
CN108415859B (zh) 一种激光陀螺仪数据的硬件加速电路
JPS58501923A (ja) サブシステムコントロ−ラのためのインタ−フェイス回路
CN114265872B (zh) 一种用于总线的互联装置
CN113918497B (zh) 一种优化ahb总线数据传输性能的系统、方法及服务器
CN112199317A (zh) 一种RISCV处理器访问Flash存储器的桥接系统及其桥接方法
WO2022063255A1 (zh) 芯片系统
CN219574799U (zh) 一种基于amba总线的多总线桥接器及其片上系统
CN110008162B (zh) 一种缓冲接口电路及基于该电路传输数据的方法和应用
WO2008023219A1 (en) Pipelined device and a method for executing transactions in a pipelined device
CN101989191B (zh) 一种多Ready输入中央处理器的实现方法
CN109684245B (zh) 一种apb总线访问spi flash的方法及装置
KR101061187B1 (ko) 버스 시스템 및 그 제어 장치
RU2256949C2 (ru) Способ и устройство дифференциального стробирования на коммуникационной шине
CN111339012B (zh) 一种处理器系统总线结构和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant