JPS5833923A - 交流電圧検出回路 - Google Patents
交流電圧検出回路Info
- Publication number
- JPS5833923A JPS5833923A JP12965581A JP12965581A JPS5833923A JP S5833923 A JPS5833923 A JP S5833923A JP 12965581 A JP12965581 A JP 12965581A JP 12965581 A JP12965581 A JP 12965581A JP S5833923 A JPS5833923 A JP S5833923A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- full
- output
- input signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、交流電源の瞬時変動を高速で検知できる交流
信号検出回路に関するものである。
信号検出回路に関するものである。
従来、この種の交流信号検出回路は入力交流信号を検波
、平滑し、電圧比較器にょシ基準電圧と比較して入力信
号の変化を検知している。しかしこの方法によると検出
速度は平滑回路の時定数で限定され高速で入力交流信号
の変化を検出することは難しい欠点を有する。
、平滑し、電圧比較器にょシ基準電圧と比較して入力信
号の変化を検知している。しかしこの方法によると検出
速度は平滑回路の時定数で限定され高速で入力交流信号
の変化を検出することは難しい欠点を有する。
本発明はこれを改良するもので、交流電源の変動を高速
に検出することのできる回路を提供することを目的とす
る。
に検出することのできる回路を提供することを目的とす
る。
本発明は交流入力信号の周波数と１４周期ごとに同期を
とった基準全波整流５波形を発゛生させ、これを基準電
圧として交流入力信号の全波整流波形と電圧比較を行う
ことに上シ、交流信号の変動を高速に検出することを可
能とし友交流電圧検出回路を提供する。
とった基準全波整流５波形を発゛生させ、これを基準電
圧として交流入力信号の全波整流波形と電圧比較を行う
ことに上シ、交流信号の変動を高速に検出することを可
能とし友交流電圧検出回路を提供する。
本発明は、交流入力信号を全波−流する全波整流回路と
、この全波整流回路の出力信号のゼロクロス点を検出す
る検出回路と、この検出回路の出力により前記交流入力
信号に同期がとられ前記交流入力信号に対応する基準全
波整流信号を出力する回路と、この回路の出力と前記全
波整流回路との出力を比較する比較回路とを備え、この
比較回路の出力を検出出力として利用することを特徴と
する。
、この全波整流回路の出力信号のゼロクロス点を検出す
る検出回路と、この検出回路の出力により前記交流入力
信号に同期がとられ前記交流入力信号に対応する基準全
波整流信号を出力する回路と、この回路の出力と前記全
波整流回路との出力を比較する比較回路とを備え、この
比較回路の出力を検出出力として利用することを特徴と
する。
本発明の一実施例を図面に基づいて説明する。
図は本発明一実施例の要部ブロック構成図である。クロ
ックパルス発生回路ｌの出力はバイナリカウンタ２に導
かれている。このバイナリカウンタ２の出力は、入力交
流信号の全波整流波形に対応するＰＯＭ符号値が記憶さ
れたＰ−ＲＯＭ（Ｐｒｏｇｒａｍａｂｌｅ Ｒ＠ＩＬ（
Ｌ ０ｎｌｙ Ｍｅｍｏｒｙ ） ３のアドレス端子に
導かれている。このＰ−ＲＯＭ３の出力はディジタルア
ナログ変換器（以下「Ｄム変換器」という。＞４に導か
れている。とのＤム変換器４の出力は比較器゛５の正相
人力に導かれている。
ックパルス発生回路ｌの出力はバイナリカウンタ２に導
かれている。このバイナリカウンタ２の出力は、入力交
流信号の全波整流波形に対応するＰＯＭ符号値が記憶さ
れたＰ−ＲＯＭ（Ｐｒｏｇｒａｍａｂｌｅ Ｒ＠ＩＬ（
Ｌ ０ｎｌｙ Ｍｅｍｏｒｙ ） ３のアドレス端子に
導かれている。このＰ−ＲＯＭ３の出力はディジタルア
ナログ変換器（以下「Ｄム変換器」という。＞４に導か
れている。とのＤム変換器４の出力は比較器゛５の正相
人力に導かれている。
また、交流入力信号ＡＯは全波整流回路６に導かれてい
る。この全波整流回路６の出力は交流入力信号ム０のゼ
ロクロス点を検出し、入力交流信号ム０の１／２周期毎
に出力を送出する検出回路７に導かれている。この検出
回路７の出力は前記バイナリカウンタ２のリセット端子
に導かれている。
る。この全波整流回路６の出力は交流入力信号ム０のゼ
ロクロス点を検出し、入力交流信号ム０の１／２周期毎
に出力を送出する検出回路７に導かれている。この検出
回路７の出力は前記バイナリカウンタ２のリセット端子
に導かれている。
また、全波整流回路６の出力は分岐されて、前記比較器
５の負相入力に導かれてｈる。
５の負相入力に導かれてｈる。
このような回路構成で、クロックパルス発生回路１から
のクロックパルスはバイナリカウンタ２で計数される。
のクロックパルスはバイナリカウンタ２で計数される。
この計数値をアドレス信号としてＰ−ＲＯＭ３から交流
入力信号ムＣの全波整流波形に対応するＰＯＭ符号値が
逐次読出される。
入力信号ムＣの全波整流波形に対応するＰＯＭ符号値が
逐次読出される。
このとき、全波整流回路６により全波整流された交流入
力信号ム０のゼロクロス点は検出回路７により検出され
る。この検出出力により前記バイナリカウンタ２は入力
交流信号ＡＣの１６周期毎にリセットされる。これによ
り、Ｐ−ＲＯＭ３の出力は交流入力信号ＡＣに同期した
ものとなる。
力信号ム０のゼロクロス点は検出回路７により検出され
る。この検出出力により前記バイナリカウンタ２は入力
交流信号ＡＣの１６周期毎にリセットされる。これによ
り、Ｐ−ＲＯＭ３の出力は交流入力信号ＡＣに同期した
ものとなる。
このＰ−ＲＯＭ３からのＰＯＭ符号値ｄＤム変換器４に
よりアナログ信号に変換され、比較器５に基準電圧とし
て与えられる。比換器５により、この基準電圧と全波整
流され友交流入力信号ム０とが比較される。これにより
、比較器５からは交流入力信号ムＣの変動分が出力され
る。
よりアナログ信号に変換され、比較器５に基準電圧とし
て与えられる。比換器５により、この基準電圧と全波整
流され友交流入力信号ム０とが比較される。これにより
、比較器５からは交流入力信号ムＣの変動分が出力され
る。
ここで、検出速度は、はとんど比較器５の応答速度によ
〕決定されるため、比較器５にＩＣコンパレータ等を使
用すれば高速に検出できる。また全波整流により半周期
ごとに基準波形を同期ｉせているため交流入力信号ム０
の周波数との同期はずれによる誤差を少なくすることが
できる。またＤム変換器に入力されるＰＯＭ符萼値のビ
ット数を増せばさらに正確な半波整流波形が得られ、精
度は向上する。まえ、周波数の異なる交流λカ信号ム０
はＰ−ＲＯＭの基準波形値をこれに対応して書換えるだ
けで同様に検出が可能である。
〕決定されるため、比較器５にＩＣコンパレータ等を使
用すれば高速に検出できる。また全波整流により半周期
ごとに基準波形を同期ｉせているため交流入力信号ム０
の周波数との同期はずれによる誤差を少なくすることが
できる。またＤム変換器に入力されるＰＯＭ符萼値のビ
ット数を増せばさらに正確な半波整流波形が得られ、精
度は向上する。まえ、周波数の異なる交流λカ信号ム０
はＰ−ＲＯＭの基準波形値をこれに対応して書換えるだ
けで同様に検出が可能である。
以上説明しえように本発明によれば、交流入力信号の周
波数と半周期毎に同期をとっ九基準全波整流波形を発生
させ、これを基準電圧として交流入力信号の全波整流波
形と電圧比較して、交流入力信号の変化分を検出するこ
ととした。
波数と半周期毎に同期をとっ九基準全波整流波形を発生
させ、これを基準電圧として交流入力信号の全波整流波
形と電圧比較して、交流入力信号の変化分を検出するこ
ととした。
し友がって、検出速度は比較器の応答速度によって決定
されるため交流入力信号の変化分を高速Ｋかつ高精度で
検出、することができる。また、基準電圧と交流入力信
号管半周期毎に同期させるため同期はずれ誤差を減少す
ることができる。このため、電源電圧などの変動あるい
は瞬時停電等から機器を速やか忙保護することができる
。特に、本発明は交流入力電源を使用したコンピュータ
電源障害時におけるメモリの保護あるいは進行波管電源
障害時における進行波管の保護等に優れた効果を発揮す
る。
されるため交流入力信号の変化分を高速Ｋかつ高精度で
検出、することができる。また、基準電圧と交流入力信
号管半周期毎に同期させるため同期はずれ誤差を減少す
ることができる。このため、電源電圧などの変動あるい
は瞬時停電等から機器を速やか忙保護することができる
。特に、本発明は交流入力電源を使用したコンピュータ
電源障害時におけるメモリの保護あるいは進行波管電源
障害時における進行波管の保護等に優れた効果を発揮す
る。
図は本発明一実施例の要部ブロック構成図。
１−クロックパルス発生回路 ２−ｍ Ｊ＜イナリカウ
ンタ、３−Ｐ−ＲＯＭ、４−Ｄム変換器、５−比較器、
６−全波整流回路、７・・・検出回路。
ンタ、３−Ｐ−ＲＯＭ、４−Ｄム変換器、５−比較器、
６−全波整流回路、７・・・検出回路。
Claims (1)
- （１） 交流入力信号を全波整流する全波整流回路と
、仁の全波整流回路の出方信号のゼロクロス点を検出す
る検出回路と、この検出回路の出方にょ）前記交流入力
信号に同期がとられ前記交流入力信号に対応する基準全
波整流信号を出方する回路と、この回路の出方と前記全
波整流回路との出方を比較する比較回路とを備え、この
比較回路の出方を検出出力として利用することを特徴と
する交流電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12965581A JPS5833923A (ja) | 1981-08-19 | 1981-08-19 | 交流電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12965581A JPS5833923A (ja) | 1981-08-19 | 1981-08-19 | 交流電圧検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5833923A true JPS5833923A (ja) | 1983-02-28 |
Family
ID=15014873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12965581A Pending JPS5833923A (ja) | 1981-08-19 | 1981-08-19 | 交流電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833923A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0283460A (ja) * | 1988-09-20 | 1990-03-23 | Kansai Electric Power Co Inc:The | 電圧変動検出方法 |
| JPH0415445A (ja) * | 1990-05-10 | 1992-01-20 | Mitsubishi Heavy Ind Ltd | 多室型空気調和機の制御方法 |
| JPH0478572U (ja) * | 1990-11-16 | 1992-07-08 | ||
| JPH0560109A (ja) * | 1991-08-26 | 1993-03-09 | Sanyo Mach Works Ltd | シリンダ |
-
1981
- 1981-08-19 JP JP12965581A patent/JPS5833923A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0283460A (ja) * | 1988-09-20 | 1990-03-23 | Kansai Electric Power Co Inc:The | 電圧変動検出方法 |
| JPH0415445A (ja) * | 1990-05-10 | 1992-01-20 | Mitsubishi Heavy Ind Ltd | 多室型空気調和機の制御方法 |
| JPH0478572U (ja) * | 1990-11-16 | 1992-07-08 | ||
| JPH0560109A (ja) * | 1991-08-26 | 1993-03-09 | Sanyo Mach Works Ltd | シリンダ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6025745B2 (ja) | 電力測定方法 | |
| JPS5833923A (ja) | 交流電圧検出回路 | |
| US4035663A (en) | Two phase clock synchronizing method and apparatus | |
| JPS61271666A (ja) | ドロツプアウト検出装置 | |
| US4928045A (en) | Circuit arrangement for generating a measurement signal associated with the frequency of an alternating current signal | |
| JPH05232157A (ja) | 電圧低下検出装置 | |
| JPH01153969A (ja) | 繰返し波形の異常検出装置 | |
| US4812987A (en) | Wave shaping circuit | |
| JPH0262186B2 (ja) | ||
| JP2645197B2 (ja) | 流量計測装置 | |
| JPH0954122A (ja) | 停電検出装置 | |
| KR100217861B1 (ko) | 순시 저전압 고속검출장치 | |
| JPS6166912A (ja) | 位置検出誤差補正装置 | |
| JPH0418792B2 (ja) | ||
| JP3068039B2 (ja) | 同期判定装置 | |
| SU938163A1 (ru) | Детектор квазиравновеси | |
| KR19990001541A (ko) | 속도검출방법 및 장치 | |
| JPS58120167A (ja) | 速度検出方法 | |
| JPH0619695B2 (ja) | 誘導測定センサの位置決め方法及び回路 | |
| SU1494102A1 (ru) | Устройство дл сравнени фаз | |
| SU945985A1 (ru) | Устройство дл измерени напр жени | |
| JPS5935471B2 (ja) | 座標読取装置のタプレツト | |
| JPS593688B2 (ja) | 電磁流量計変換器 | |
| SU1679399A1 (ru) | Измеритель амплитуды гармонического сигнала | |
| RU14098U1 (ru) | Устройство для контроля последовательности импульсов |