JPS5833736B2 - 専用線多重伝送装置 - Google Patents
専用線多重伝送装置Info
- Publication number
- JPS5833736B2 JPS5833736B2 JP1085378A JP1085378A JPS5833736B2 JP S5833736 B2 JPS5833736 B2 JP S5833736B2 JP 1085378 A JP1085378 A JP 1085378A JP 1085378 A JP1085378 A JP 1085378A JP S5833736 B2 JPS5833736 B2 JP S5833736B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- voltage
- dedicated line
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
本発明は回線短絡検知による保護機能を有する専用線多
重伝送装置に関するものであって、専用線回路において
負荷に短絡を生じた場合にこの短絡を検知するのに要す
る時間を一定正確ならしめ、確実なドライバユニットの
保護ができるようにした専用線多重伝送装置を提供する
ことを目的とするものである。
重伝送装置に関するものであって、専用線回路において
負荷に短絡を生じた場合にこの短絡を検知するのに要す
る時間を一定正確ならしめ、確実なドライバユニットの
保護ができるようにした専用線多重伝送装置を提供する
ことを目的とするものである。
専用線多重伝送装置は第１図のように中央制御装置１と
２芯の専用線２と端末器３とにより構成されている。
２芯の専用線２と端末器３とにより構成されている。
中央制御装置１は、電源回路６とロジック回路７とドラ
イバ回路５とより構成され、ロジック回路７により制御
されるドライバ回路５は復流式ベースバンド伝送波形の
形でパルス情報と電力とを端末器３に向けて伝送する。
イバ回路５とより構成され、ロジック回路７により制御
されるドライバ回路５は復流式ベースバンド伝送波形の
形でパルス情報と電力とを端末器３に向けて伝送する。
一方端末器３は、結合回路９と電源回路１０とロジック
回路１１とリレー回路１２とより構成されており、結合
回路９′から電源回路１０には電力が供給され、また結
合回路９からロジック回路１１に対してはパルス情報と
しての電圧波形が出力される。
回路１１とリレー回路１２とより構成されており、結合
回路９′から電源回路１０には電力が供給され、また結
合回路９からロジック回路１１に対してはパルス情報と
しての電圧波形が出力される。
第２図は従来の中央制御装置１に設けたドライバ回路５
の具体回路例を示すものであって、図中７はロジック回
路、Ｔｒｌはスイッチ用トランジスタ、Ｔｒｏはドライ
バ駆動用トランジスタ、Ｔｒ２゜Ｔｒ３はドライブ用ト
ランジスタであって、これらトランジスタＴｒ（、−Ｔ
ｒ３でドライバ回路５が構成されており、また受信用結
合回路部１３において、Ｒは電流検出用抵抗、１４は正
極性電流用増幅器、１５は負極性電流用増幅器、４は比
較器、１６は基準電圧発生器、Ｔｒ４はゲート用トラン
ジスタ、１７は基準電圧用記憶回路、Ｔｒ５はインター
フェイス用トランジスタ、Ｔｒ６は短絡電流検知用トラ
ンジスタ、１８はサイリスタを中心に構成された保護回
路である。
の具体回路例を示すものであって、図中７はロジック回
路、Ｔｒｌはスイッチ用トランジスタ、Ｔｒｏはドライ
バ駆動用トランジスタ、Ｔｒ２゜Ｔｒ３はドライブ用ト
ランジスタであって、これらトランジスタＴｒ（、−Ｔ
ｒ３でドライバ回路５が構成されており、また受信用結
合回路部１３において、Ｒは電流検出用抵抗、１４は正
極性電流用増幅器、１５は負極性電流用増幅器、４は比
較器、１６は基準電圧発生器、Ｔｒ４はゲート用トラン
ジスタ、１７は基準電圧用記憶回路、Ｔｒ５はインター
フェイス用トランジスタ、Ｔｒ６は短絡電流検知用トラ
ンジスタ、１８はサイリスタを中心に構成された保護回
路である。
次に第３図に示すタイムチャートによって上記従来例回
路の動作を説明する。
路の動作を説明する。
中央制御装置１より専用線２を経て端末器３に伝送され
る制御信号及び端末器３より中央制御装置１への返送信
号は電流検出用抵抗Ｒにより電圧に変換される。
る制御信号及び端末器３より中央制御装置１への返送信
号は電流検出用抵抗Ｒにより電圧に変換される。
今、正常接続状態とすれば、第３図ｇに示す伝送信号波
形のうち正極性の信号は正極性電流用増幅器１４により
増幅されて、比較器４に伝送される。
形のうち正極性の信号は正極性電流用増幅器１４により
増幅されて、比較器４に伝送される。
即ち電流検出用抵抗Ｒの両端には第３図、に示すような
電圧波形が生じるもので卆って、この第３図ｇの電圧波
形においてＴ１ はスタート信号期間、Ｔ２はアドレス
信号期間、Ｔ３は制御信号期間、Ｔ４はパリティ信号期
間、Ｔ５ は返送信号期間で、同図中Ｘが端末器３から
の返送信号を示すものであり、正極性電流用増幅器１４
はこの第３図ｇの波形のうち正極性の信号のみが増巾さ
れて比較器４に入力されることになる。
電圧波形が生じるもので卆って、この第３図ｇの電圧波
形においてＴ１ はスタート信号期間、Ｔ２はアドレス
信号期間、Ｔ３は制御信号期間、Ｔ４はパリティ信号期
間、Ｔ５ は返送信号期間で、同図中Ｘが端末器３から
の返送信号を示すものであり、正極性電流用増幅器１４
はこの第３図ｇの波形のうち正極性の信号のみが増巾さ
れて比較器４に入力されることになる。
このとき正極性電流用増幅器１４の出力波形は、第３図
すに示すように入力波形の正極性部分をそのまま整流増
幅したものなので、端末器３の返送信号〔端末器３０入
力を短絡することによって大電流を流し、作成された信
号〕も忠実に再現されている。
すに示すように入力波形の正極性部分をそのまま整流増
幅したものなので、端末器３の返送信号〔端末器３０入
力を短絡することによって大電流を流し、作成された信
号〕も忠実に再現されている。
一方ゲート用トランジスタＴｒ４は返送信号の期間のみ
、第３図ｄのような信号を入力として動作して基準電圧
発生器１６０入力を短絡し、基準電圧発生器１６に返送
信号が混入して基準電圧の発生に妨害を与えるのを防止
している。
、第３図ｄのような信号を入力として動作して基準電圧
発生器１６０入力を短絡し、基準電圧発生器１６に返送
信号が混入して基準電圧の発生に妨害を与えるのを防止
している。
しかして基準電圧発生器１６は正極性電流用増幅器１４
と第３図Ｃに示す負極性電流用増幅器１５との出力の合
成による全波出力を入力として、その出力を基準電圧用
記憶回路１７に入力して該回路１７のコンデンサを充電
して基準電圧を発生するようになっており、基準電圧発
生器１６は第３図ｅに示すような正負極性電流用増幅器
１４，１５の出力を合成した入力信号が与えられること
により、得られた基準電圧は正確に返送信号期間以外の
信号期間の信号電圧に対応している。
と第３図Ｃに示す負極性電流用増幅器１５との出力の合
成による全波出力を入力として、その出力を基準電圧用
記憶回路１７に入力して該回路１７のコンデンサを充電
して基準電圧を発生するようになっており、基準電圧発
生器１６は第３図ｅに示すような正負極性電流用増幅器
１４，１５の出力を合成した入力信号が与えられること
により、得られた基準電圧は正確に返送信号期間以外の
信号期間の信号電圧に対応している。
第３図ｆに示す基準電圧発生器１６の出力電圧即ち基準
電圧用記憶回路１７の電圧は比較器４に転送されて、正
極性電流用増幅器１４〔又は負極性電流用増幅器１５〕
の出力と共に比較器４によって比較される。
電圧用記憶回路１７の電圧は比較器４に転送されて、正
極性電流用増幅器１４〔又は負極性電流用増幅器１５〕
の出力と共に比較器４によって比較される。
かくて予め上記基準電圧の方が正極性電流用増幅器１４
の出力レベルよりも少し大きめになるように設定してお
くことにより、比較器４の出力電圧は第３図ｇに示すよ
うに定常時には高電圧であるが、返送信号時に正極性電
流用増幅器１４の出力が基準電圧よりも大きくなるので
、比較器４の出力電圧は低電圧となる。
の出力レベルよりも少し大きめになるように設定してお
くことにより、比較器４の出力電圧は第３図ｇに示すよ
うに定常時には高電圧であるが、返送信号時に正極性電
流用増幅器１４の出力が基準電圧よりも大きくなるので
、比較器４の出力電圧は低電圧となる。
よってインターフェイス用トランジスタＴｒ５は比較器
４の出力に対応して第３図りに示すようにスイッチング
され、返送信号を適切にレベル変換してロジック回路７
に転送入力されることになる。
４の出力に対応して第３図りに示すようにスイッチング
され、返送信号を適切にレベル変換してロジック回路７
に転送入力されることになる。
ところでドライバ回路５は正常時においてドライブ用ト
ランジスタＴｒ２ 、 Ｔｒ３が交互にオンされ、第３
図ｇの伝送波形の出力動作を行なうものであるが、異常
時においては次のようにして保護回路１８が作動し、ド
ライブ用トランジスタＴｒ２．Ｔｒ３の保護を行なうこ
とになる。
ランジスタＴｒ２ 、 Ｔｒ３が交互にオンされ、第３
図ｇの伝送波形の出力動作を行なうものであるが、異常
時においては次のようにして保護回路１８が作動し、ド
ライブ用トランジスタＴｒ２．Ｔｒ３の保護を行なうこ
とになる。
即ち例えば端末器３側において専用線２の短絡が生じた
場合のような異常状態時においては、返送信号期間以外
の制御信号送信期間等にも大きな電流が専用線２に流れ
て電流検出用抵抗Ｒの両端には該期間中にも高い電圧が
発生することになり、従って基準電圧発生器１６の出力
は返送信号期間以外の期間において専用線２の非短絡時
よりも高電圧となって高電圧の基準信号が作成され、こ
の電圧が基準電圧用記憶回路１７に記憶される。
場合のような異常状態時においては、返送信号期間以外
の制御信号送信期間等にも大きな電流が専用線２に流れ
て電流検出用抵抗Ｒの両端には該期間中にも高い電圧が
発生することになり、従って基準電圧発生器１６の出力
は返送信号期間以外の期間において専用線２の非短絡時
よりも高電圧となって高電圧の基準信号が作成され、こ
の電圧が基準電圧用記憶回路１７に記憶される。
かくして基準電圧用記憶回路１７の出力を分圧して入力
する短絡検知回路１９の出力電圧は正常時において短絡
電流検知用トランジスタＴｒ６のスレシュホールドレベ
ルより低いが、短絡による異常時になるとこのスレッシ
ュホールドレベルＬ１ より高い出力電圧となり、従
って正常時にＬ”状態の短絡電流検知用トランジスタＴ
ｒ６がスイッチング動作シてｕ Ｈ”状態の出力を生じ
、保護回路１８のサイリスタＴｈをトリガし、これによ
りツェナー素子ＤＺをオフにしてドライブ用トランジス
タＴｒ３をオフにするとともにドライバ回路５へのロジ
ック回路７出力の伝送を遮断して該ドライバ回路５のド
ライブ用トランジスタＴｒ２ 、 Ｔｒ３の保護を行な
うものである。
する短絡検知回路１９の出力電圧は正常時において短絡
電流検知用トランジスタＴｒ６のスレシュホールドレベ
ルより低いが、短絡による異常時になるとこのスレッシ
ュホールドレベルＬ１ より高い出力電圧となり、従
って正常時にＬ”状態の短絡電流検知用トランジスタＴ
ｒ６がスイッチング動作シてｕ Ｈ”状態の出力を生じ
、保護回路１８のサイリスタＴｈをトリガし、これによ
りツェナー素子ＤＺをオフにしてドライブ用トランジス
タＴｒ３をオフにするとともにドライバ回路５へのロジ
ック回路７出力の伝送を遮断して該ドライバ回路５のド
ライブ用トランジスタＴｒ２ 、 Ｔｒ３の保護を行な
うものである。
ところがかかる従来例回路においては、端末器３が数百
チャンネルと多い場合と、数チャンネル程度の少ない場
合とでは第４図ｇ及びｂに夫々示すように、短絡検知用
トランジスタＴｒ６のスレシュホールドレベルＬ１ を
越える時刻がｔｌ及びｔ２のように大きく異なることに
なり、例えば端末器３が多い状態でこの時間の設定をし
たとき、急に端末器３が少なくなるとこの短絡検出に要
する時間が長くなり、ドライバ回路５に大きな負担を生
じることになるという問題があった。
チャンネルと多い場合と、数チャンネル程度の少ない場
合とでは第４図ｇ及びｂに夫々示すように、短絡検知用
トランジスタＴｒ６のスレシュホールドレベルＬ１ を
越える時刻がｔｌ及びｔ２のように大きく異なることに
なり、例えば端末器３が多い状態でこの時間の設定をし
たとき、急に端末器３が少なくなるとこの短絡検出に要
する時間が長くなり、ドライバ回路５に大きな負担を生
じることになるという問題があった。
本発明は上述の点に鑑みて提供したものであつて、以下
本発明の一実施例を図面により詳述する。
本発明の一実施例を図面により詳述する。
第５図は本発明の一実施例を示すものであって、前記第
２図の実施例に比べて、基準電圧用記憶回路１７のコン
デンサの端子電圧を分圧した電圧を入力する短絡検知回
路１９を演算増幅器にて構成するとともにリセット機能
を有する遅延回路２０を付加し、基準電圧用記憶回路１
７の出力を三角波発生回路２１を介して保護回路１８に
転送するように構成されている。
２図の実施例に比べて、基準電圧用記憶回路１７のコン
デンサの端子電圧を分圧した電圧を入力する短絡検知回
路１９を演算増幅器にて構成するとともにリセット機能
を有する遅延回路２０を付加し、基準電圧用記憶回路１
７の出力を三角波発生回路２１を介して保護回路１８に
転送するように構成されている。
しかして第５図実施例回路は短絡検知用の回路部分の以
外は第２図従来例回路と同様の動作を行なうものであっ
て、以下まず正常動作時における短絡検知用の回路部分
の動作について説明する。
外は第２図従来例回路と同様の動作を行なうものであっ
て、以下まず正常動作時における短絡検知用の回路部分
の動作について説明する。
今第５図回路において基準電圧用記憶回路１７の出力電
圧を負入力端に入力する短絡検知回路１９の正入力端は
、通常時においてその負入力端の入力電圧よりも少なく
なるように、基準電圧用記憶回路１９の分圧抵抵比を選
定しであるため、短絡検知回路１９の出力は°Ｌ″とな
り、三角波発生回路２１はリセットされてその出力は
Ｌ となって保護回路１８は作動しない ところで今ド
ライバユニットの負荷である端末器３において短絡を生
じると、短絡検知回路１９の正入力端は第６図ａに示す
ようにステップ状に゛′Ｈ″レベル状態に変化するが、
基準電圧発生器１６は積分機能を有する基準電圧記憶回
路１７によりある時定数τ１ でもって短絡検知回路１
９の負入力端の電圧が第６図すのように上昇することに
なる。
圧を負入力端に入力する短絡検知回路１９の正入力端は
、通常時においてその負入力端の入力電圧よりも少なく
なるように、基準電圧用記憶回路１９の分圧抵抵比を選
定しであるため、短絡検知回路１９の出力は°Ｌ″とな
り、三角波発生回路２１はリセットされてその出力は
Ｌ となって保護回路１８は作動しない ところで今ド
ライバユニットの負荷である端末器３において短絡を生
じると、短絡検知回路１９の正入力端は第６図ａに示す
ようにステップ状に゛′Ｈ″レベル状態に変化するが、
基準電圧発生器１６は積分機能を有する基準電圧記憶回
路１７によりある時定数τ１ でもって短絡検知回路１
９の負入力端の電圧が第６図すのように上昇することに
なる。
このため、上記のタイミングには短絡検知回路１９の負
入力端は正入力端よりも電位が低くなり、その出力は“
ＨＦｌレベルとなり、しかもこの短絡検知回路１９の演
算増幅器は正帰還が施されているため、第６図Ｃに示す
ように上記の出力＋９ ＨＩ＋のレベルを特徴とするこ
とになる。
入力端は正入力端よりも電位が低くなり、その出力は“
ＨＦｌレベルとなり、しかもこの短絡検知回路１９の演
算増幅器は正帰還が施されているため、第６図Ｃに示す
ように上記の出力＋９ ＨＩ＋のレベルを特徴とするこ
とになる。
かくて短絡検知回路１９の゛Ｈ１ｊＨＦｌレベル信号す
る三角波発生回路２１は、前記基準電圧発生器１６の積
分時定数τ１より十分大きな時定数τ２でもって三角波
を発生し、この時定数ｒ２ と保護回路１８のサイリス
タＴｈのスレシュホールドレベルＬ２ できまる設定時
間Ｔｓ後にこのサイリスタＴｈをオンし、ドライブ回路
５の動作を遮断する。
る三角波発生回路２１は、前記基準電圧発生器１６の積
分時定数τ１より十分大きな時定数τ２でもって三角波
を発生し、この時定数ｒ２ と保護回路１８のサイリス
タＴｈのスレシュホールドレベルＬ２ できまる設定時
間Ｔｓ後にこのサイリスタＴｈをオンし、ドライブ回路
５の動作を遮断する。
なお第５図回路において遅延回路２０は短絡検知回路１
９のリセット機能をも具備しており、電源投入時の短絡
検知回路１９の誤動作を防止するとともに、ドライバ回
路５が遮断して後、上記短絡検知回路１９をリセットで
きろようにしである。
９のリセット機能をも具備しており、電源投入時の短絡
検知回路１９の誤動作を防止するとともに、ドライバ回
路５が遮断して後、上記短絡検知回路１９をリセットで
きろようにしである。
本発明は上述のように、定常時の制御信号期間に電流変
換電圧信号から作成した基準電圧と、電流変換電圧信号
とを比較してこの基準電圧値に対し電流変換電圧信号の
電圧レベルが一定値以上になったとき専用線回路の短絡
を検知し、この短絡検知信号により制御信号送信用のド
ライバ部の入力を遮断するようにしたものであるから、
従来のように正常状態時と短絡状態時との間のレベルの
絶対的な差を検出するのではなく、相対的なレベル差だ
けで短絡検知を行なうようにしたものであるから、端末
器の多少に関係なく常に略一定の短絡検知時間が得られ
、ドライバ回路の適確な保護が得られる効果を有するも
のである。
換電圧信号から作成した基準電圧と、電流変換電圧信号
とを比較してこの基準電圧値に対し電流変換電圧信号の
電圧レベルが一定値以上になったとき専用線回路の短絡
を検知し、この短絡検知信号により制御信号送信用のド
ライバ部の入力を遮断するようにしたものであるから、
従来のように正常状態時と短絡状態時との間のレベルの
絶対的な差を検出するのではなく、相対的なレベル差だ
けで短絡検知を行なうようにしたものであるから、端末
器の多少に関係なく常に略一定の短絡検知時間が得られ
、ドライバ回路の適確な保護が得られる効果を有するも
のである。
第１図は専用線多重伝送装置の基本構成図、第２図は従
来例回路のブロック図、第３図は同上の動作説明図、第
４図は同上の短絡検知動作の動作説明図、第５図は本発
明一実施例の回路ブロック図、第６図は同上の動作説明
図である。 １は中央制御装置、２は専用線、３は端末器、５はドラ
イバ回路、Ｒは電流検出用抵抗である。
来例回路のブロック図、第３図は同上の動作説明図、第
４図は同上の短絡検知動作の動作説明図、第５図は本発
明一実施例の回路ブロック図、第６図は同上の動作説明
図である。 １は中央制御装置、２は専用線、３は端末器、５はドラ
イバ回路、Ｒは電流検出用抵抗である。
Claims (1)
- １ 中央制御装置より２芯の専用線を介し多数の端末器
に複流式ベースバンド伝送により電力と制御信号とを伝
送し、制御信号の伝送期間以外の返送信号期間内に電流
モードにて返送信号を端末器から中央制御装置に返送す
る専用線多重伝送装置において、専用線に直列に電流検
出用抵抗を挿入接続して専用線上の電流モード信号を電
圧信号に変換し、制御信号の伝送期間に上記電流変換電
圧信号の電圧レベルをＣＲ積分回路に入力して基準電圧
を発生し、比較器にてこの基準電圧と上記電流変換電圧
信号とを比較して返送信号を検出し、上記基準電圧と前
記返送信号期間以外の電流変換電圧信号とを比較してこ
の基準電圧値に対し返送信号期間以外の電流変換電圧信
号の電圧レベルが一定値以上になったとき専用線回路の
短絡を検知する短絡検知回路を正帰還回路による出力保
持機能を有する増算増幅器にて構成し、この増算増幅器
よりなる短絡検知回路から出力される短絡検知信号の入
力時に上記ＣＲ積分回路よりも充分に大きな積分時定数
で電圧変化する三角波を発生させる三角波発生回路を設
けて、この三角波が一定レベルを越えたときに制御信号
送信用のドライバ部の入力を遮断するようにして成るこ
とを特徴とする専用線多重伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1085378A JPS5833736B2 (ja) | 1978-01-31 | 1978-01-31 | 専用線多重伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1085378A JPS5833736B2 (ja) | 1978-01-31 | 1978-01-31 | 専用線多重伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54103625A JPS54103625A (en) | 1979-08-15 |
| JPS5833736B2 true JPS5833736B2 (ja) | 1983-07-21 |
Family
ID=11761903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1085378A Expired JPS5833736B2 (ja) | 1978-01-31 | 1978-01-31 | 専用線多重伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833736B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6075721A (ja) * | 1983-09-30 | 1985-04-30 | Hino Motors Ltd | 過給装置を設けた内燃機関の制御装置 |
| JPS60192228U (ja) * | 1984-05-30 | 1985-12-20 | 日野自動車株式会社 | タ−ボ過給エンジン |
-
1978
- 1978-01-31 JP JP1085378A patent/JPS5833736B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6075721A (ja) * | 1983-09-30 | 1985-04-30 | Hino Motors Ltd | 過給装置を設けた内燃機関の制御装置 |
| JPS60192228U (ja) * | 1984-05-30 | 1985-12-20 | 日野自動車株式会社 | タ−ボ過給エンジン |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54103625A (en) | 1979-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4910416A (en) | Power switch monitor to improve switching time | |
| US4866556A (en) | Circuit arrangement of a self protecting power switch | |
| US4476427A (en) | Pulse signal processing circuit having a protection circuit against over-current breakdown | |
| US4355240A (en) | Auxiliary backup regulator control for paralleled converter circuits controlled by a master regulator | |
| JPS5833736B2 (ja) | 専用線多重伝送装置 | |
| JPS5840415B2 (ja) | カヘンインピ−ダンスニ レンゾクテキニ キヨウキユウスルデンリユウオ セイゲンスルソウチ | |
| JPS5938794Y2 (ja) | 専用線多重伝送装置 | |
| SU1403275A1 (ru) | Устройство дл формировани импульсов управлени реверсивным вентильным преобразователем | |
| SU1179477A1 (ru) | Устройство дл защиты усилител мощности | |
| SU1198501A1 (ru) | Стабилизатор посто нного напр жени с защитой от перегрузки | |
| JPS642235Y2 (ja) | ||
| JPS5922564Y2 (ja) | 直流安定化電源装置 | |
| KR20020026098A (ko) | 사이리스터 직렬회로에서 게이트 전류 감시에 의한 소자보호장치 | |
| RU1823102C (ru) | Стабилизированный источник питани | |
| JPS5826225B2 (ja) | デジタル伝送システムの電流信号検知装置 | |
| JPH06106020B2 (ja) | スイッチングレギユレータ | |
| JPS647336Y2 (ja) | ||
| JPS59220073A (ja) | スイツチング電源制御回路 | |
| JPH0613591Y2 (ja) | 瞬時電圧低下補償装置 | |
| SU1552370A2 (ru) | Электронное реле | |
| JPS627400A (ja) | 巻線電流制御回路 | |
| RU1819363C (ru) | Устройство дл автоматического регулировани реактивной мощности сети | |
| SU1164834A1 (ru) | Устройство дл управлени стабилизированным преобразователем с комбинированным управлением | |
| SU917276A2 (ru) | Датчик напр жени вентильного преобразовател посто нного тока | |
| JPH0212365Y2 (ja) |