JPS5832010A - 金属シリサイド膜の形成方法 - Google Patents
金属シリサイド膜の形成方法Info
- Publication number
- JPS5832010A JPS5832010A JP56131275A JP13127581A JPS5832010A JP S5832010 A JPS5832010 A JP S5832010A JP 56131275 A JP56131275 A JP 56131275A JP 13127581 A JP13127581 A JP 13127581A JP S5832010 A JPS5832010 A JP S5832010A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- target
- impurity
- gas
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Silicon Compounds (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造に月１いるモリブデンシリサ
イド（１φｏＳ−）−ｇ ）膜のような金属シリサイド
膜の形成方法の改良に関するものである。
イド（１φｏＳ−）−ｇ ）膜のような金属シリサイド
膜の形成方法の改良に関するものである。
半導体装ｌｉｔとして￥ｇ量に？１１１荷を作詩させて
情報の記憶・作用を行４〕わせるキャパ／タメセリのう
ダイナミックＲＡＭはすでに周知である。
情報の記憶・作用を行４〕わせるキャパ／タメセリのう
ダイナミックＲＡＭはすでに周知である。
第１図にこのようなダイナミックＲ，Ａ Ｍの要部断面
図を示す。図示するようにｐ型のシリコン（Ｓｊ、）基
板ｌには素子間分離用Ｓｉ、０２膜が形成され、核Ｓ：
１０２ｖで画定された領域には高濃度に燐（ｐ）等の不
純物原子を拡散した拡散領域３が紙面に垂Ｃａ方向に延
びて形成されこれをワード線と称している。
図を示す。図示するようにｐ型のシリコン（Ｓｊ、）基
板ｌには素子間分離用Ｓｉ、０２膜が形成され、核Ｓ：
１０２ｖで画定された領域には高濃度に燐（ｐ）等の不
純物原子を拡散した拡散領域３が紙面に垂Ｃａ方向に延
びて形成されこれをワード線と称している。
一方該基板上には電荷を蓄積するための二酸化シＩＪ
：Ｉン（５ｊ−０２） １ｌｆｉ ４を介してポリシリ
コン膜を所定のパターンに形成したギヤパシタゲー）電
極５が紙面に垂直方向に延びて形成されている。
：Ｉン（５ｊ−０２） １ｌｆｉ ４を介してポリシリ
コン膜を所定のパターンに形成したギヤパシタゲー）電
極５が紙面に垂直方向に延びて形成されている。
更に該キャパシタゲート電極上にはＩＡ ｏ Ｓ ）−
ランジヌタのポリシリコンよりなるゲート電極６が前記
キャパシタゲート電極上に１？を層される形で形成され
ている。
ランジヌタのポリシリコンよりなるゲート電極６が前記
キャパシタゲート電極上に１？を層される形で形成され
ている。
このような？！ｉ５．６上には更にＳｊ−Ｏｐ ｌ漢７
が形成されている。
が形成されている。
−・方前記ワード線となる拡散領域８」二のＳｊ−０２
りなる配線膜８が形成されている。
りなる配線膜８が形成されている。
このような半導体装置を動作させる場合、キー＼・パン
タゲ−１・Ｙｌｔ拐５の下部の：Ｅ ５．０２１１＋ｉ
’ｊに貯えられた電荷を前記ワードライン１−の配線膜
８に１１工圧を印加することで引き出して情報の伝達を
行っている。合して１１１１記Ｍｎ５ｌ−ラソジスタ（
ハゲ−１・１１１１枠で前記電荷を通過させたりあるい
けＹｌｆ荷の曲１トりを停止したりするスイッチング動
作を行っている。
タゲ−１・Ｙｌｔ拐５の下部の：Ｅ ５．０２１１＋ｉ
’ｊに貯えられた電荷を前記ワードライン１−の配線膜
８に１１工圧を印加することで引き出して情報の伝達を
行っている。合して１１１１記Ｍｎ５ｌ−ラソジスタ（
ハゲ−１・１１１１枠で前記電荷を通過させたりあるい
けＹｌｆ荷の曲１トりを停止したりするスイッチング動
作を行っている。
ところで最近この配線膜としてのポリ３３１膜、および
前に己ゲート電（・賃にＶよポリＳ１−の１代抗を１１
（丁させて形成される半Ｊ４体装１ｉｔｔの動作速度を
増加きせるためにＳ）−とモリブデン（Ｍ□）−＋たは
クングヌテン（Ｗ）等の金属との化合物、す〃わｔ、−
ｑ＝ｌＪプデンシリサイド（Ｍｏ５ｌ−２） ＋ タン
グステンシリサイド（ＷＳｉ、２ ） ｉ′！“トのメ
タルシリサイド膜が用いられるようになってきている。
前に己ゲート電（・賃にＶよポリＳ１−の１代抗を１１
（丁させて形成される半Ｊ４体装１ｉｔｔの動作速度を
増加きせるためにＳ）−とモリブデン（Ｍ□）−＋たは
クングヌテン（Ｗ）等の金属との化合物、す〃わｔ、−
ｑ＝ｌＪプデンシリサイド（Ｍｏ５ｌ−２） ＋ タン
グステンシリサイド（ＷＳｉ、２ ） ｉ′！“トのメ
タルシリサイド膜が用いられるようになってきている。
しかしｎｉ１述したＭ□Ｓｉ２ ’ｐ ＷＳｉ２ ’！
７ （Ｄ ）９ ｔしＶ ’Ｊサイドは後の工程でＰ
Ｓ （Ｊ膜等のアイソレーンＦ？ン膜を形１＋１２：
ｌ、、該Ｐ Ｓ Ｇ ＩＩＱ １Ｆｒ、溶融する岐（９
〕（用！工４：ｒ、１を受けた場合、拡散層もしくはポ
リＳ１とのコンタクト抵抗１１１°が増大する欠点を生
じる。
７ （Ｄ ）９ ｔしＶ ’Ｊサイドは後の工程でＰ
Ｓ （Ｊ膜等のアイソレーンＦ？ン膜を形１＋１２：
ｌ、、該Ｐ Ｓ Ｇ ＩＩＱ １Ｆｒ、溶融する岐（９
〕（用！工４：ｒ、１を受けた場合、拡散層もしくはポ
リＳ１とのコンタクト抵抗１１１°が増大する欠点を生
じる。
そのだめ拡散層と配線膜との間でオーミックコンタクト
が形成されず形成される半導体装置の動作速度が遅くな
るといった問題点を生じる。
が形成されず形成される半導体装置の動作速度が遅くな
るといった問題点を生じる。
そこでｎｉｌ記ＭＯ８ｉ２やＷＳ３４のＳｉ中に砒素（
Ａｓ）またけｆｐ （ｐ ）等の８１の抵抗値を低下さ
せる不純物原子を添加して形成されるＭｏＳｉ２やＷＳ
ｉ。の抵抗値を低下させる方法がとられるようになって
きＣいる。
Ａｓ）またけｆｐ （ｐ ）等の８１の抵抗値を低下さ
せる不純物原子を添加して形成されるＭｏＳｉ２やＷＳ
ｉ。の抵抗値を低下させる方法がとられるようになって
きＣいる。
従来このように不純物原子が添加されたメタルシリサイ
ド膜を形成する場合第２図に示すような装＋ｉ’ｆを用
いて形成している。
ド膜を形成する場合第２図に示すような装＋ｉ’ｆを用
いて形成している。
すなわち、第２図に示すように前述した６のゲート？ｒ
（ＩＭ＜や８の配線膜を形成すべき基板２１を基板設置
Ｍｒ台２２．１−に設置しペルジャー２８内に設置する
。−・方該基板と対向配置してＳｉ−ターゲット２４お
よびＭＯメタ−ット２６を設置する。そして２６の排気
パルプをＩｌｌいてペルジャー２Ｂ内を火宅に１（１１
［してから、２７のガス導入口よりアルゴン（Ａｒ）ガ
スを導入するとともに２８のガス導入口より３１．にＰ
を添加させる／ζめのフォスフイン（ＰＨ，、）ガスを
導入し、前記ターゲットとノ、（板支持台間に高°市圧
を印加する。そしてＡｒ力゛スのガス放電によってター
ゲットをスパッタリング１７て該基板上にＰが添加され
）ζＭ□Ｓ１．２ ｎｑを形成していた。
（ＩＭ＜や８の配線膜を形成すべき基板２１を基板設置
Ｍｒ台２２．１−に設置しペルジャー２８内に設置する
。−・方該基板と対向配置してＳｉ−ターゲット２４お
よびＭＯメタ−ット２６を設置する。そして２６の排気
パルプをＩｌｌいてペルジャー２Ｂ内を火宅に１（１１
［してから、２７のガス導入口よりアルゴン（Ａｒ）ガ
スを導入するとともに２８のガス導入口より３１．にＰ
を添加させる／ζめのフォスフイン（ＰＨ，、）ガスを
導入し、前記ターゲットとノ、（板支持台間に高°市圧
を印加する。そしてＡｒ力゛スのガス放電によってター
ゲットをスパッタリング１７て該基板上にＰが添加され
）ζＭ□Ｓ１．２ ｎｑを形成していた。
しかしこのような方法であるとＰのｔ４シ加；１１１：
が制御され難く形成されるＭｏ５３−２１１Ｒの比抵抗
が制御１できない欠点があった。
が制御され難く形成されるＭｏ５３−２１１Ｒの比抵抗
が制御１できない欠点があった。
本発明は上述した欠点を除ノくするメタルシリサイド膜
の形成方法を提供することを１．１的とするものである
。
の形成方法を提供することを１．１的とするものである
。
かかる目的を達成するだめの金属シリ゛リーイド膜の形
成方法は、気密容器内にＪＩ’４板を設置べする基板設
置台と、所定の不純物をあらかじめ添加したシリコンタ
ーゲットと金属ターゲットとをそれぞれ対向配置させ、
前記気ｉ軒容器内Ｖこスパッタリング用のガスを導入す
るとともに、ノ、（板とグーゲット間に高ｖ（を圧を印
加して枚重；をおこさ一１上、核ｊｌｌｓ肛にシリコン
と金属とを同時に基板に付着させることを特徴とするも
のである。
成方法は、気密容器内にＪＩ’４板を設置べする基板設
置台と、所定の不純物をあらかじめ添加したシリコンタ
ーゲットと金属ターゲットとをそれぞれ対向配置させ、
前記気ｉ軒容器内Ｖこスパッタリング用のガスを導入す
るとともに、ノ、（板とグーゲット間に高ｖ（を圧を印
加して枚重；をおこさ一１上、核ｊｌｌｓ肛にシリコン
と金属とを同時に基板に付着させることを特徴とするも
のである。
以下図面を用いながら本発明の一実施例につき詳細に説
明する。
明する。
第８図は本発明の方法を実施する装置の概略図で前述し
たように、第１図の６のゲート電極や８の配線膜を形成
すべき基板２１を基板設置台２２１−に設置しペルジャ
ー２８内に設置する。一方基板と対向配置してＰ原子が
所定濃度添加されたＳ１ターゲツト８１およびＭＯメタ
−ット２５を配置する。そして２６の排気パルプを用い
てペルジャー２Ｂ内を真空に排気してから、２７のガス
導入孔よりアルゴン（Ａｒ）ガスを導入するとともに、
前記ターゲットと基板支持台間に高電圧を印加する。そ
してＡｒガスのガス放電によってターゲラ）２５．８１
をスパッタリングして該基板上にＰが添加されたＭ□Ｓ
ｉ２膜を形成する。
たように、第１図の６のゲート電極や８の配線膜を形成
すべき基板２１を基板設置台２２１−に設置しペルジャ
ー２８内に設置する。一方基板と対向配置してＰ原子が
所定濃度添加されたＳ１ターゲツト８１およびＭＯメタ
−ット２５を配置する。そして２６の排気パルプを用い
てペルジャー２Ｂ内を真空に排気してから、２７のガス
導入孔よりアルゴン（Ａｒ）ガスを導入するとともに、
前記ターゲットと基板支持台間に高電圧を印加する。そ
してＡｒガスのガス放電によってターゲラ）２５．８１
をスパッタリングして該基板上にＰが添加されたＭ□Ｓ
ｉ２膜を形成する。
このようにすればＰが所望艮添加されたＭｏ３１．２膜
が形成されとのＭｏ５ｉ、、膜はＰが所望量制御され抗
が開側１されこのようなＭＯ８１２ｄｌ力を半Ｊ９体装
ｆｆ＆のゲート屯極および配線膜として使用すれば形成
される半導体装置の特性が向上する利点を生じる。
が形成されとのＭｏ５ｉ、、膜はＰが所望量制御され抗
が開側１されこのようなＭＯ８１２ｄｌ力を半Ｊ９体装
ｆｆ＆のゲート屯極および配線膜として使用すれば形成
される半導体装置の特性が向上する利点を生じる。
捷だ以上の実施例においては金属ターゲットとじてＭＯ
を用いｌζが、その曲Ｗやクンクル（Ｔａ）を用いても
差し支えない。−土だＳＡ−に添加する不純物はＰ、Ａ
ｓの１１口に拡散層を形成する不純物に応じてボＸ１ン
（Ｉ３）等を用いてもよい。
を用いｌζが、その曲Ｗやクンクル（Ｔａ）を用いても
差し支えない。−土だＳＡ−に添加する不純物はＰ、Ａ
ｓの１１口に拡散層を形成する不純物に応じてボＸ１ン
（Ｉ３）等を用いてもよい。
壕だ以」二の実施例ではＭ ｏ Ｓ型半導体装置に例を
用いて述べたがバイボーフ型半導体装置にポリＳｉ暎ｅ
配線膜として用いる時にも適用できることは勿論である
。
用いて述べたがバイボーフ型半導体装置にポリＳｉ暎ｅ
配線膜として用いる時にも適用できることは勿論である
。
第１図はＮａ ｏ ｓ型半導体装装置の１ｌＪｉ而図、
第２図は従来の金属シリサイド膜のｍＡ、’ｉ方法に月
１いる装置ｄの概略図、第３図は本発明の金属シリサイ
ド膜の製剤！方法に用いる装置の概略図である。 図において１．２１はＳｉ、７４板、２は素子間分離用
５１０２膜、３は拡散層、４．ｌＯはＳｊ、０２膜、５
はキャパシタゲートνＩｆｆ’Ｌ６はポリシリコンゲー
ト電極、７は５ｉ０２膜、８は配線膜、９はゲート酸化
膜、１１はヌル−ホール、２２は基板設置台、２Ｂはペ
ルジャー、２４はＳ１ターゲツト、２５はＭＯメタ−ッ
ト、２６は排気パルプ、２７はＡｒガス供給管、２８は
ＰＨ３ガス供給管、３１はＰが添加きれたＳｊ−ターゲ
ットを示す。 第１図 第２図 Ｃ 第３図
第２図は従来の金属シリサイド膜のｍＡ、’ｉ方法に月
１いる装置ｄの概略図、第３図は本発明の金属シリサイ
ド膜の製剤！方法に用いる装置の概略図である。 図において１．２１はＳｉ、７４板、２は素子間分離用
５１０２膜、３は拡散層、４．ｌＯはＳｊ、０２膜、５
はキャパシタゲートνＩｆｆ’Ｌ６はポリシリコンゲー
ト電極、７は５ｉ０２膜、８は配線膜、９はゲート酸化
膜、１１はヌル−ホール、２２は基板設置台、２Ｂはペ
ルジャー、２４はＳ１ターゲツト、２５はＭＯメタ−ッ
ト、２６は排気パルプ、２７はＡｒガス供給管、２８は
ＰＨ３ガス供給管、３１はＰが添加きれたＳｊ−ターゲ
ットを示す。 第１図 第２図 Ｃ 第３図
Claims (1)
- 気密容器内に基板を設置する基板設置１ノ？台と、所定
の不純物をあらかじめ添加１７ノＣシリコンターゲツト
と金属ターゲットとをそれぞれ対向前］Ｐｔさせ、前記
気密容器内にスパッタリング用のガスヲ導入するととも
に基板どターゲット間に高’ｒ１３’、 ＩＩＥを印加
して放電をおこさせ、該放電；によるスパックリングに
より前記不純物を添加したシリコンと金属とを同時に基
板に付着させることを特徴とする金属シリサイド膜の形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131275A JPS5832010A (ja) | 1981-08-20 | 1981-08-20 | 金属シリサイド膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56131275A JPS5832010A (ja) | 1981-08-20 | 1981-08-20 | 金属シリサイド膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5832010A true JPS5832010A (ja) | 1983-02-24 |
Family
ID=15054121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56131275A Pending JPS5832010A (ja) | 1981-08-20 | 1981-08-20 | 金属シリサイド膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5832010A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62115868A (ja) * | 1985-11-15 | 1987-05-27 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| WO1987007650A1 (en) * | 1986-06-11 | 1987-12-17 | Nippon Mining Company Limited | Target made of highly pure metallic tantalum and process for its production |
| US11148183B2 (en) | 2014-09-18 | 2021-10-19 | Nippon Steel Corporation | Method of producing shaped article, tooling, and tubular shaped article |
| US11833570B2 (en) | 2018-03-30 | 2023-12-05 | Nippon Steel Corporation | Method for manufacturing shaped part |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55121667A (en) * | 1979-03-13 | 1980-09-18 | Seiko Epson Corp | Integrated circuit |
-
1981
- 1981-08-20 JP JP56131275A patent/JPS5832010A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55121667A (en) * | 1979-03-13 | 1980-09-18 | Seiko Epson Corp | Integrated circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62115868A (ja) * | 1985-11-15 | 1987-05-27 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| WO1987007650A1 (en) * | 1986-06-11 | 1987-12-17 | Nippon Mining Company Limited | Target made of highly pure metallic tantalum and process for its production |
| US11148183B2 (en) | 2014-09-18 | 2021-10-19 | Nippon Steel Corporation | Method of producing shaped article, tooling, and tubular shaped article |
| US11833570B2 (en) | 2018-03-30 | 2023-12-05 | Nippon Steel Corporation | Method for manufacturing shaped part |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5888876A (en) | Deep trench filling method using silicon film deposition and silicon migration | |
| US6090659A (en) | Lead silicate based capacitor structures | |
| JP2802262B2 (ja) | 半導体素子のキャパシター製造方法 | |
| JP3127348B2 (ja) | 凹凸の表面形状を有するタングステン膜を用いた半導体装置の製造方法 | |
| US5279985A (en) | Semiconductor device and method of fabrication thereof | |
| EP0487951B1 (en) | Method of fabricating a stacked capacitator DRAM cell | |
| TW379371B (en) | A manufacturing method of tungsten silicide-polysilicon gate structures | |
| JPS6060720A (ja) | 半導体デバイス作成方法 | |
| EP0090318A2 (de) | Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistorschaltungen in Siliziumgate-Technologie mit Silizid beschichteten Diffusionsgebieten als niederohmige Leiterbahnen | |
| US5714402A (en) | Method for fabricating a capacitor of a semiconductor device and the structure of the same | |
| US5444011A (en) | Method for forming a thin film capacitive memory deivce with a high dielectric constant | |
| US5705426A (en) | Method of forming semiconductor device having planarized wiring with good thermal resistance | |
| EP0252679B1 (en) | Semiconductor device having two electrodes with an insulating film between them | |
| JPS5832010A (ja) | 金属シリサイド膜の形成方法 | |
| JP3125425B2 (ja) | 薄膜コンデンサとその製造方法 | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| JPH05275652A (ja) | ポリシリコン薄膜トランジスタを備えるスタック型トランジスタ及びその製造方法 | |
| JPH0563157A (ja) | 半導体装置 | |
| JPH08139311A (ja) | 半導体装置およびその製造方法 | |
| US5365109A (en) | MIS semiconductor device with polysilicon gate electrode | |
| US5534453A (en) | Method of manufacturing titanium silicide containing semiconductors | |
| KR960002082B1 (ko) | 박막 트랜지스터의 수소화 처리 방법 | |
| JP3415476B2 (ja) | 半導体装置の製造方法 | |
| JPS584973A (ja) | 半導体装置用電極 | |
| JPH08335703A (ja) | 薄膜トランジスタ及びその製造方法 |