JPS5831664A - フアクシミリ信号の一次元符号化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は２値ファクシミリ信号の一次元符号化方式に関
するものである。

白黒２値ファクシミリ信号ρような２電信号の一次元符
号化方式として国際電信電話諮問委員会（ＣＣＩＴＴ）
はＭｏｄｉｆｉｅｄ　Ｈｕｆｆｍａｎ　（ＭＨ）方式を
標準化している。

この方式ＦｉＯから６３画素までの範囲にあるランレン
グス（同一極性が続く画素列の長さ）はターミネイティ
ング符号だけで符号化し、６４画素以上のランレングス
は初めにそのシンと等しいか、又はそれより小さいラン
レングス全表わすメイクアップ符号で符号化し、その後
実際のシンとメイクアップ符号によって表わされるラン
レングスとの差をターミネイティング符号で符号化する
。表１と表２にターミネイティング符号とメイクアップ
符号を示す。表２かられかるようにメイクアップ符号１
１２５６０　ｔでのランレングスに対して規定されてい
る。これはファクシミリ信号のサンプリング−レートを
８画素／ＭとしてＡ３判で１ライン２４３２画素と規定
しておシ、この符号体系で十分であったためである。

表１　ターミネイティング符号 表２　メイクアッグ符号 （ａ）′標準紙幅用 ［ｂｌ　拡張紙幅用 一方、最近では高品質ファクシミリへの□需要も多く、
サンプリング・レートとして１６画素／關程度が検討さ
れ、ｌう・イン当シの画素数も増加しつつある。しかし
、高解像度のファクシミリ信号を効率よく符号化する方
式はまだ提案されていない。

本発明は、従来のＭＨ符号体系に変更を加えることなく
高解像度のファクシミリ信号をも効率よく符号化するこ
とができるファクシミリ−次元符号化方式を提供するこ
とを目的とする。

本発明は、この目的達成のために白黒２値ファクシミリ
信号をＮ画素おきに抽出した基本画素とその間に位置す
る補充画素とに分け、基本画素は順次連結しランレング
ス符号化し、補充画素は近傍の二画素の基本画素を参照
し、その状態にょシ予測符号化又は符号化せずに送出す
ることを要旨とする。

以下、本発明を図面を用いて詳細に説明する。

先ず、本発明の原′理をＮ＝１として図ｉｔ参照して説
明する。図において、正方形は画素を示し、□このうち
ｅ印を付した正方形は基本画素を、その間の正方元が補
充画素′ｆｔ江している。また、斜線を付した部分：は
黒の画素で、他は田の画素であするとする。

先ず、基本画素の符号化を行う。この例では、基本画素
を順次連結してランレ、ングスを求めると、白４、黒３
、白８、黒２、白４となる・これを表１に示した符号体
系で符号化すると、（１０１１）、（１０）、（１００
１１＞、（１１）、（１０１１）が求まる。次に、補充
画素の符号化を行うが、この際補充画素を２種類に分け
て扱う。その１つは、極性が互いに異なる基本画素に挾
まれた補充画素（便宜的に「異極性補充画素」と称す）
であり、他は極性が互いに同一な基本画素に挾まれた補
充画素（同様に「同極性補充画素」と称す）である。こ
のうち、異極性補充画素は画信号のまま順次に符号化す
る。

図の例では＠１”（黒）、加＃（白）、１０′（白）、
１ｏ”（白）が求まる。同極性補充画素については、一
旦両側に位置する基本画素と同一極性であろうと予測し
順次連結する。次に１測の当りはずれを検定しながら、
予測当シと予測はずれに対するそれぞれのランレングス
を求める。図の例では当りとはずれのランレングスが順
次９．１，２，１．３となる。ここで、予測当りのラン
には９１で示した符号体系の白ラン符号語を、予測はず
れのランには黒ラン符号を割付けて符号化す木。図の例
では順次（１０１００）、（０１０）、（０１ｆ１）、
（０１０）、（１００）とな゛る。

次に本発明の実施例について説明する。

図２は本発明による符号化回路の一実施例である。図に
おいて１０１は入力端子、１０２は出力端子、１１〜１
４はゲート、２１　、２２はシフトレジスタ、３１゜３
２はＭＨコーダ、４１〜４３はメモリ、５０はクリップ
フロッグ、６０は１ビツト遅延回路、７１．７２は排他
的論理利口、路、７３は否定回路、８０は出力合成回路
、９０はクロックパルス入力端子である。

ファクシミリ信号社入力端子１０１よりゲート１１゜１
２に伝わる。７す、プ７ａ、プ５１ｊりａ、クパルスが
入力される度に状態を反転し、その出力Ｑ。

ζがそれぞれグー）　１１　、１２に加わり、ゲート１
１は補充画素を阻・止し、基本画素を通過させ、ゲート
１２は基本画素を阻止し、補−元画１ｇｔ−通過させる
。

この結果、ジフトレジ子夕乏１．２２　Ｋ＋はそれぞれ
基本画素、補充画素が蓄虜される。シフトレジスタ２１
の基本画素は１画素ずつ読み出され、周知のＭＨコーダ
３１で符号化され、メモリ４１に蓄積される。

同時に、シフトレジスタ２１か□ら読み出された基本画
素は直接および遅延回路６０を介して排他的論理和回路
７１に加わる。この時、隣接する２つの基本画素の極性
が異なる場合、回路７１の出力は′″１”となり、この
出力がゲート１３を開はシフトレジスタ、２２より読み
出された補充画素を異極性補充画素としてメモリ４２に
蓄積する。隣接する２つの基本画素の極性が同一である
場合、回路７１の出力は′０″となるがこれが否定回路
７３を介して′″１”信号となり、ゲート１４を開き、
シフトレジスタ２２から読み出さ、れる補充画素（同極
性補充画素）ｔ−通過させる。排他的論理和回路７２は
′、グー）１４ｔ−通過した信号とシフトレジスタ２１
からの信号が同一極性（予測当り）であれば″０”を、
同一でなければ（予測は、ずれ）″ｌ”を出力する。こ
の信号列はＭＨコーダ３２で符号化され、その出力はメ
モリ４３に蓄積される。メモリ４１〜４３に蓄積された
信号は、出方合成回路８０で合成されて、端子１０２に
出力される。

次に、′復号化回路について説明する。復号化回路の一
実施例を図３に示す。図において、２００は入力端子、
３００は出力端子、２１１〜２１４はメモリ、２２１　
、２２２はＭＨデコーダ、２３１　、２３２はシフトレ
ジスタ、２４０はカウンタ、２５１〜２５５　’、　２
７４〜２７６はゲート、２６１〜２６４はアンド回路、
２６５゜２６６はオア回路、２６７．２６８は排他的論
理和回路、２７１　、２７２は遅延回路、２７７はフリ
ップフロップ、２８１　、２８２は否定回路で・ある。

符号化された７アクシξす信号は、入力端子２００より
メモリ２１１に格納される。基本画素に相当する信号は
、ゲート２５１を介してＭＨデコーダ２２１に加わり、
復号化された基本画素列がシフトレジスタ２３１に蓄積
される。基本画素の蓄積が終了したことは、カウンタ２
４０がりａ、クパルスｔ−計数することで判定し、その
計数値が予め定まる基本画素数に一致する度に出力を出
し、シフトレジスタ２３２を１ビ、ト宛′シフトし、″
１”を第２番目。

第３番目、第４番目の位置へ順次シ２トさせる。

シフトレジスタ２３２で＠１”が第２番目の位置にある
とき、シフトレジスタ２３１内の基本画素が１画素ずつ
読み出され、隣接する・画素の極性が１ビツト遅延回路
２７１と、排他的論理利口、ｉｆ！２６７によシ調べら
れる。一致しない場合、排他的論理和回路２６７の出力
が′ｌ”となり、これと前述のシフトレジスタ２３２の
第２番目ビットのｗ″１”にょシアンド回路２６１を介
してゲート２５２が開く。これにょシフモリ２１１内に
基本画素に続いて蓄樟されていた画素は異極性補充画素
であると判断され、１ビツトずつメモリ２１２に移され
蓄積される。この異極性補充画素の検定及びメモリ２１
２への移転が終了したことは、カウンタ２４０のクロッ
クパルスの計数値が基本画素数になったことで検知し、
その出方でシフトレジスタ２３２をエビ、トシフトさせ
、＠１′１が第３番目の位置にくる。なお、シフトレジ
スタ２３１１Ｉ′ｉ帰還形のシフトレジスタであシ、こ
ノ時点。

では基本画素は元の状態で蓄積されている。次に、シフ
トレジスタ２３１内の基本画素を、１画素ずつ読み出し
、前回と同様に隣接する画素の極性を１ピツ・ト遅延回
路２７１と排他的論理和回路２６７および否定回路２８
１で調べる。一致した場合には、否定回路２８１の出力
が″１”となシ、これと前述のレジスタ２３２の第３番
目のビットの１”によシアンド回路２６２を介してゲー
ト２５３が開く。これによシ、メモリ２１１から同一極
性の基本画素に挾まれた同極性補充画素の符号化信号を
読み出し、ＭＨデコーダ２２２で復号化し、その画素列
をメモリ２１３に格納する。

この補充画素の復号化の終了したことをカウンタ２４０
はクロ、クパルスの計数値が基本画素数になったことで
検知し、その出力でシフトレジスタ２３２を１ビ、トだ
けシフトさせる。この結果シフトレジスタ２３２では、
″１″が第４番目の位置にくる。遅延回路２７２と排他
的論理和回路２６８は隣接する基本画素の極性の一致不
一致を検定するものであり、一致した場合には否定回路
２８２０吐方ｆ′″１”となシ、アンド回路２６４ｔ−
介してゲート２５５を開き、不一致の場合には排他的論
理和回路２６８の出力が′１”となシ、アンド回路２６
３を介してゲ−）２５４を開ぐ。この結果、オア回路２
６５の出力（ゲート２７５０入力）には補充画素列が得
られる。

一方、ゲート２７４の入力には基本画素列が得られてい
るから、ゲート２７４とゲート２７５をツリツブフロッ
プ２７７により交°互に開くことにより、オア回路２６
６を介してラインメモリ２１４内に復号化された１ライ
ン分の正しく配列された画素列を得ることができる。

上述の説明では連結された基本画素および極性が同一で
ある基本画素にはさまれた補充画素（同極性補充画素）
の符号化にはＭＨコードを用いたが本発明はこれに限る
ものでなく任意の符号化方式金適用す゛ることかできる
。

また、本実施例では基本画素の抽出間隔Ｎを１画素とし
たが、本発明はこれに限るものでなく適当な画素間隔で
抽出することが可能である。例えば、Ｎ＝３とした場合
、まず３画素おきに抽出した基本画素を符号化した後、
２つの基本画素の間に位置する補充画素の１つを順次２
つの基本画素を参照して符号化し、その後、残っている
補充画素を既に符号化された基本画素と補充画素とを参
照して符号化すればよい。

次に基本画素の抽出間隔Ｎｆ：２および３とした場合の
実施例を順次説明する・ 図４はＮ＝２とした場合の符号化原理を示す。

画素等の表現方法は図１と同じである。図１　’ｒｂｌ
に示すように画素列のうち先行する基本画素を１１他方
の基本画素を３とし、これら基本画素に挾まれる２つの
補充画素のうち先行する補充画素を１、他方を２とした
場合、本実施例は補充画素１は基本画素３および３の状
態を参照して符号化し、補充画素２は補充画素１と基本
画素３の状態を参照して符号化するものである。なお、
補充画素１゜２ともに基本画素ｉ、３の状態を参照して
符号化することも考えられるが、本実施例では、参照す
べき画素までの距離が近い方が画素の相関・が大きいと
考えられるので上述の方法を例とした。図４（ＪＬＩは
画素の符号化原理を説明するもので、先ず゛抽出した基
本画素を順次連結してランレングス符号化し、次に補充
画素１の位置にある補充画素グループ１について、異極
性補充画素は画信号のまま送出し、同極性画素は予測符
号化を行う。これは図１で詳しく述べた方法と同一でお
るので詳しい説明は省略するｔ続いて補充画素２の位置
にある補充画素グループ２について同様の符号化を行う
。

図５は図４の原理に基づく符号化回路の一実施例を示す
。図において、４００は信号の入力端子、４０１〜４０
７はゲート回路、４１０〜４１２はシフトレジスタ、４
２１〜４２３社ＭＨコーダ、４３１〜４３５はメモ！Ｊ
％４４１〜４４４は排他的論理和回路、４５１は１ビツ
ト遅延回路、４６１　、４６２は否定回路、４７０は出
力合成回路、４８０は信号の出力端子、４９０はカウン
タである。カウンタ４９０は入力される信号速度に等し
いクロックパルスＣＬＩ　ｉ計数し、出力が１０進で１
３１の時ゲート回路４０１　を開き、入力画素が基本画
素であるとしてシフトレジスタ４１０に蓄え、出力がＩ
ＬＩ　　の時ゲート回路４０２を開き入力画素が補充画
素グループｌに属するものとしてシ７トレージスタ４１
１に蓄え、出力が１２１の時ゲート回路４０３を開き入
力画素が補充画素グループ２に属するものと七てシフト
レジスタ４１２に蓄える。

この結果、遅延回路４５１の出力には基本画素ｉが、シ
フトレジスタ４１０め出力には基本画素３が、シフトレ
ジスタ４１１の出力には補充画素１が、シフトレジスタ
４１２の出力には補充画素２が現われるｔとになる。従
って、以降並列処理にょシ符号化が可能となる。基本画
素はＭＨコーダ４２１にょシ順次連結されてランレング
ス符号化されメモリ４３１に蓄えられる。シフトレジス
タ４１１に蓄えられた補充画素ｌ＃′ｉ、排他的論理和
回路４４２により基本画素３および３の極性を参照され
ながら、２つの基本画素３．３の極性が異なる場合には
異極性補充画素として画信号のままメモリ４３２に蓄え
られ、極性が同一の場合には、同極性補充画素として扱
われさらに排他的論理和回路４４３によって予測Ｏ当！
Ｄはずれを検定されて、ＭＨコ°−タ４２２．に°より
予測当シと予測はずれに対するランレングス符号化を受
け、メモリ４３３に蓄えられる。シフトレジスタ４１２
に蓄え与れた補充画素２は、基本画素３と補充画素１を
排他的論理和回路４２２によシ参照しながら、補充画素
１と同様に異極性補充画素である場合には画信号のまま
メモリ４３４に蓄えられ、同極性補充画素である場合に
は予測符号化を受けてメモリ４３５に蓄えられる。出力
合成回路４７０は１ラインの符号化が終了する毎にメモ
リ４３１〜４３５の内容を順次読み出して出力する。

図６は図４の原理に基づき、図５の符号化回路に対向し
て使用される復号化回路の一実施例である。図において
、５００は入力端子、５０１，５０２はシフトレジスタ
、５０３は１ビツト遅延回路、５１０〜５１６はメモリ
、５２０〜５２２はＭＨデコーダ、５３１〜５４３はゲ
ート回路、５５１〜５５８はアンド回路、’５６１　、
５６２は排他的論理和回路、５６３〜５６５はオア回路
、５６６〜５６９は否定回路、５７１　、５７２はカウ
ンタ、５８６はラインメモリ、５９０は出力端子である
。メモリ５１４には受信された１ライ／毎の信号が基本
画素群、補充画素グｉ−プ１１補充画素グループ２の順
で蓄積されている。シフトレジスタ５０２の内で左端に
１１＃がある間、ゲート回路５３１が開き１基本□画素
がメモリ５１０から読み出°さ−れ、ＭＨデコーダ５２
０で復号化されシフトレジスタ５０１内に基本画素列が
得られる。予め定まる基本画素数をカウンタ５７１が計
数すると、シフトレジスタ５０２０″″１＃が１股布に
シフトされる。このフェーズは、補充画素グループ４の
うちの異極性補充画素をメモリ５１０から読み出すもの
で、シフトレジスタ・５０１内の基本画素をシフトさせ
ながら、遅延回路５０３と排他的論理和回路５６１で隣
接する基本画素の極性の一致不一致を検定し、極性が不
−１致の時だけアンド回路５５１ｆ：介してゲート回路
５３２を開けて、異極性補充画素をメモリ５１１へ蓄え
る。シフトレジスタ５０１内の基本画素が１循環、すな
わちカウンタ５７１が再度基本画素数を計数すると、シ
フトレジスタ５０２内の″１”がさらに１股布にシフト
される。このフェーズヤは遅延回路５０３、排他的論理
和回路５６１の働きによＳ、同極性補充画素の位置が検
知され、この時だけ否定回・路５６７およびアンド回路
５５２を介しゲート回路５３３を開き、同極性補充画素
をメモ！Ｊ　５１０から読＋出すと共に即デρ−ダ５２
１で復号化しメモリ５１２に蓄える。次に、シフトレジ
スタ５０２内の′１＃が左から４番目の位置にくると、
補充画素グループ１の画素列をメモリ５１５内に蓄える
。これはシフトレジスタ５０１内の基本画素を再度遅延
回路５０３と排他的論理和回路５６１とで参照しながら
異極性及び同極性補充画素の位置を検知して、異極性補
充画素が挿入　　　　・されるべき位置であればアンド
回路５５５を介してゲート回路５３６を開け、同極性補
充画素が挿入されるべき位置であればアンド回路５５６
を介、してゲート回路５３７を開け、これらをオア回路
５６３で合成することＫより、メモリ５１５内に補充画
素グループ１の画素列を得ることができる。以上、補充
画素グループｌの処理が終ると、基本画素とメモ！５１
５に蓄　　　゛えられた補充画素グループ１とを参照し
ながら上記と同様の処理を行い、メモリ５１６内に補充
画素グループ２の画素列を得る。最後にシフトレジスタ
５０２の右端に１”がくると、ゲート５４３を介して１
０ツクハルスが加えられるカウンタ５７２カ動作し、こ
の指示によってゲート回路５４０〜５４２が順次開き、
シフトレジスタ５０１、メモリ５１５およびメモリ５１
６から順次１画素ずつ読み出してこれをオア回路５６５
で合成することによシ、１２４７分の画素列をラインメ
モリ５８０内に得る。

次ＫＮ＝３とした場合の実施例について説明する。

図７には符号化原理を、図８には符号化回路を、図９　
’には復号化回路を示すが、主要部はＮ＝１およびＮ＝
２の実施例と同様なので、Ｎ＝３の場合に個有なものＫ
ついて詳しく述べることにする。

符号化原理については図７に示すが、図７（ｂ）のよう
に先行する基本画素を７、他方の基本画素を４、これら
の間に挾まれる補充画素をそれぞれ１゜２．３とした一
合、先ず基本画素を順次連結してランレングス符号化し
、次に補充画素２の位置にあ・るものを補充画素グルー
プ１として扱い、これを基本画素４．４を参照して符号
化し、続いて補充画素′１および３を補充画素グループ
°２として扱い補充画素゛１′は基本画素ｉと補充画素
２とを参照して符号化し、゛補充画素３は補充画ＩＬ」
と基本画素４とを参照して符号化する１ものである。

符号化回路の一実施例を図８１に示す２図において、６
０１　、６０２はゲート回路、６０３はオア回路、６０
４はスリップフロップ、６０５はカラ／り、他は図５と
同一である。カウンタ６０５はゲート１路４０１〜４０
３を制御し、シフトレジスタ４１０には基本画素列を、
シフトレジスタ４１１には補充画素グループ１の画素列
を、シフトレジスタ４１２には補充画素グループ２の画
素列を導くためのものである。

基本画素および補充画素グループ１の符号化は図５と同
一である。本実施例が図５と異なるところは、補充画素
夛ループ２が図７１ｂ）で示、す補充画素１．３が相互
に配されていることである。従って、それぞれを符号化
する際に参照画素を−える必門がある。このためにゲー
ト回路６０１　、６０２、オア回路６０゛３およびフリ
□ツブ７０ツブ６０４を配し、これらの回路とシフトレ
ジスタ４１２ヲクロツクＣＬ１の２倍の速さで動作させ
ることにより解決している。他の回路については図５と
同一である。

復号化回路の一実施例を図９に示す。復号化回路につい
ても図６と異なるところは、補充画素グループ２の参照
画素の切替えと、出力合成に関してゲート回路５４０〜
５４２の制御を変更する必要があることである。参照画
素の切替えについて°は、ゲート回路７０１〜７０３、
オア回路７１１　、７１２、フリップフロ→プ７３０を
配して解□決し、出力合成に関してはカウンタ７２Ｇに
よりゲート回路５’４０，５４２゜５４１　、５４２　
（ｐ順で開くようＫして解決している。

本発明の主な効果′ｆｔまとめると次のとおりである。

１）連結した基本画素のランレングスの種Ｕ従来方式の
ランレングスの種類の１７Ｎとなること、および補充画
素に予測符号化が適用できることから高いデータ圧縮率
を得ることができる。

２）高解像ファクシミリ信号に対しても、基本画素を従
零方式と同じ密度でサンプリングできることから、統計
的性質に適合しているＭＨコード等をその１１適用する
ことができム。

３）異極性補充画素は１画素１１ビツトで送出すること
により、この部分に伝送誤りが生じても、該当する１ビ
ツトの極性が反転するだけで目にはまず感知°さ１れず
、す来方式に比べ伝送誤シの影響を軽減する効果がある
。

４）多階調化するためにディザ（Ｄｉ　ｔｈｅｒ　）化
された信号では適用するマド、リックスの大きさによっ
て定まる周期でサンプリングすることにより圧縮勢果が
生じ、本方式を適用することができ・る。

５）基本画素、異極性補充画素、同一極性補充画素の順
序で伝送すると、原画素情報社基本画素だけの粗情報か
、ら補充画素も含めた密情報へ段階的に情報の授受を行
うことができる。従って一必要最小限の情報で、例えば
基本画素だけを伝　　　”送した時壺で送出を中止すれ
ば大まかな情報が比較的速く送ることができ情報検索等
では効果的である。

【図面の簡単な説明】

図１１図４１ａｌ（ｂｌ　、図７　＋ａ＋（ｂ＋ａ本Ｊ
ｉＪ］Ｋｊル符号花の原理を説明するための画素列パタ
ーン、図２゜図５８図８は本発明の実施例を示すプロ、
り図、図３２図６９図９はそれぞれ図２１図５９図８の
実施例に対応する復号回路例を示すブロック図である。 特許出願人　　国際電信電話株式会社 代　理　人　　犬　　塚　　　　　　学外１名

Claims (1)

【特許請求の範囲】
1. ２値ファクシミリ信号を走査線方向に予め定めた画素数
   おきに抽出した基本画素と該基本画素の間に位置する補
   充画素とに分け、前記基本画素は一次元方式で符号化し
   、前記補充画素は既に符号化された前記基本画素又は前
   記補充画素のうちの近傍の二画素の状態を参照しその参
   照した前記二画素が互いに同一極性であるときは予測符
   号化するとともに参照した二画素が互いに異極性である
   ときは紋符号化すべき補充画素の極性をそのまま伝送す
   るように符号化することを特徴とするファクシミリ信号
   の一次元符号化方式。