JPS63240270A - 変化点検出回路 - Google Patents

変化点検出回路

Info

Publication number
JPS63240270A
JPS63240270A JP7473187A JP7473187A JPS63240270A JP S63240270 A JPS63240270 A JP S63240270A JP 7473187 A JP7473187 A JP 7473187A JP 7473187 A JP7473187 A JP 7473187A JP S63240270 A JPS63240270 A JP S63240270A
Authority
JP
Japan
Prior art keywords
signal
detection
logic
change point
change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7473187A
Other languages
English (en)
Inventor
Toru Ozaki
透 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP7473187A priority Critical patent/JPS63240270A/ja
Publication of JPS63240270A publication Critical patent/JPS63240270A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、たとえばファクシミリにおいて画像信号の
符号化処理を行うために使われる変化点検出回路に関す
る。
21、−。
従来の技術 たとえば、ファクシミリなどにおいては一画像信号の伝
送効率を高めるために、その画像信号を符号化すること
が行われる。この符号化では、たとえば連続して出現す
る同一画素列を符号化することによシデータ量を削減す
る。このような符号化の処理に際しては一信号の変化点
を検出する変化点検出回路が使われる。
従来のこの種の変化点検出回路は一第4図に示すように
、転送りロックdに同期して1ビツトずつ直列に入力さ
れてくるデジタル画像信号aの論理変化点を検出する変
化点検出部1と−この変化点検出部1から検出信号すが
出力されるまで上記転送りロックdを計数するカウンタ
2とを有し。
カウンタ2の計数値Cから変化点を読取ることが行われ
ていた。
発明が解決しようとする問題点 しかし−かかる構成によれば、変化点の検出処理が遅い
とともに、同−信号部分内の変化点を複数回にわたって
変化状態別に検出することが難し3 ヘ一/′ い、という問題があった。
上述の問題は以下の理由で生じる。
すなわち、第1に、カウンタ2の計数動作によって変化
点を検出するので−その検出処理時間は検出開始位置と
変化点の位置が離れるにしたがって長くなる。このため
−平均して数クロック分の検出処理時間がかかってしま
う。また、変化点の位置を計数するためにはデジタル画
像信号を1ピツトずつ直列に入力させなげればならず、
このことも検出処理速度を遅くする大きな原因となって
いる。
第2に一直列に入力されるデジタル画像信号から変化点
を検出するので、同−信号部分内に対する変化点の検出
を複数回に分けて行うためには、一旦入力されたデジタ
ル画像信号を元に戻して再入力させることを繰シ返さな
ければならず、動作が非常に複雑になってしまう。
第3に一検出される変化点の状態は一変化点検出部1の
構成によって0” (白画素)から1”(黒画素)の変
化あるいはltlmlから0″の変化のいずれか一方の
変化状態に固定されてしまう。
あるいは、両状態が無差別に検出される。このため−同
一信号部分内の変化点をその変化状態別にわけて検出す
ることは困難であった。
以上のような理由Oこよシー変化点の検出処理を高速化
すること−および同−信号部分内の変化点を複数回にわ
たって変化状態別に検出することは、非常に困難であっ
た。
この発明は、上述の問題点を鑑みてなされたもので一変
化点の検出処理を高速化できるとともに一同一信号部分
内の変化点を複数回にわたって変化状態別に検出するこ
とが容易にできる変化点検出回路を提供することを目的
とする。
問題点を解決するための手段 この発明は上述の問題点を解決するため一複数ビットの
ワード単位で並列に入力されたデジタル画像信号の論理
を外部から任意に与えられる指令信号によって反転させ
る論理処理を行うとともに。
この論理処理を経た信号内の任意に指定された検出開始
位置から最初番こ現れる特定の論理変化状態5 ページ を検出して出力させる論理処理を行わせるという構成を
備えたものである。
作    用 この発明は上述の構成によって一一度に複数ビットのデ
ジタル画像信号を変化点の検出処理にかけることができ
るとともに、その検出処理をカウンタの計数動作に依存
することなく一デジタル画像信号が入力されると同時p
こ行わせることができる。また−検出される変化点の変
化状態は一デジタル画像信号を反転させる指令信号を操
作するだけでもって、0”から1”または1#から“0
”のいずれか一方を任意に選択することができる。これ
によシ、一旦入力されたデジタル画像信号を元に戻して
再入力させるといった複雑な動作を行わなくても一同一
信号部分内の変化点を複数回にわたって変化状態別に検
出することが可能になる。
実施例 第1図はこの発明の一実施例による変化点検出回路の概
略構成を示す。
6 ヘ一/ 同図において、3はラッチ回路、4は反転処理部、5は
特定論理検出部を示す。
ラッチ回路3はラッチパルスjに同期して動作し、デジ
タル画像信号eを複数ビットのワード単位で並列に保持
する。
反転処理部4は、ラッチ回路3に保持された画像信号f
の論理を外部から任意に与えられる反転指令信号kによ
って反転させる論理処理を行う。
特定論理検出部5は1反転処理部4を経た信号g内の任
意に指定された検出開始位置から最初に現れる特定の論
理変化状態を検出して出力する。
特定の論理変化状態としては、01”(白画素・黒画素
)の論理の並びが検出される。
hは位置指定信号であって、検出開始位置を指定するた
めにあらかじめ任意に設定される。lは検出出力信号で
あって、ここには検出された特定の変化点位置を示す情
報が含まれている。
第2図は上記変化点検出回路の要部における詳細な構成
例を示す。
同図において、反転処理部4は排他的論理和ゲ7 ヘ一
/ 一トG1を用いて構成され−ラッチ回路3に保持された
画像信号f(fo−f8)と反転指令信号k(1ビツト
)との排他的論理和を各ビット位置ごとに並列に出力す
る。これによシ、上記画像信号f(fO〜f8)は−反
転指令信号にの論理が1”のときは論理反転されて出力
され、O”のときは論理反転されずにそのまま出力され
るようになっている。つまシ、反転指令信号にの操゛作
によって一画像信号f(fO−f8)を論理反転するか
否かを任意に選べるようになっている。
特定変化点検出部5は第1−第2の2つの論理回路部5
1.52を有する。
第1の論理回路部51は論理積ゲー)G2と論理和ゲー
トG3を用いて構成され、反転処理部4を経た信号g(
go−g8)と上記位置指定信号h(ho−h7)から
範囲指定信号IHIll−18)を生成する。
第2の論理回路部52は論理積ゲートG4を用いて構成
され、上記範囲指定信号11〜18と反転処理部4を経
た信号go−gsに基づいて一上記位置指定信号h(h
o、h7)によって指定される検出開始位置から最初に
現れる特定の論理の並び1′01”を検出し− この検
出位置に論理″1nを立てて出力する。これにより、特
定の変化点位置を示す検出出力信号1(il〜i8)が
得られるようになっている。
以上のように構成された変化点検出回路について、以下
その動作を説明する。
第3図は上述した変化点検出回路の要部において処理さ
れる信号の例を示す。なお−同図において、1”は黒画
素−0”は白画素を現わす。
先ず、1ワ一ド分8ビットのデジタル画像信号(011
10110)が入力されると、この画像信号(fl〜f
8:01110110)の先頭に前回入力された画像信
号の最後尾1ピツトの信号(fO:1)を付加してなる
9ビツトの画像信号f(fo、f8:10111011
0)が上記ラッチ回路3に並列に保持される。ラッチ回
路3に保持されたデジタル画像信号f (fO〜f8:
101110110)上記反転処処理部4に入力される
9 ページ ここで−反転指令信号kが1″に設定されていたとする
と、上記デジタル画像信号f(fO〜f8:10111
0110)は反転処理部4で(010001001)に
論理反転される。この反転処理された信号g (go−
gs:oloooloo、1)は、上記特定変化点検出
部5に入力される。
特定変化点検出部5では一反転処理された信号g<go
−g8:010001001)と位置指定信号h(h 
O−h 7 : 00100000 )から範囲指定信
号1(11〜ls:00111000)を生成する。位
置指定信号h (h O−h 7 : 0010000
0 )は変化点の検出開始位置に1”を立てたものであ
る。この1″′が立てられたビット位置の次のビット位
置から最初に現れる特定の論理の並び“01”が現れる
ビット位置まで連続して′1111を立てさせる論理操
作によって一上記範囲指定信号1 (ll−18: 0
0111000)が生成される。この部分の論理操作は
上記第1の論理回路部51によって行われるO これとともに−範囲指定信号1(11〜18:10=−
7 00111000)と反転処理された信号g(gO〜g
8:0O10011ot)に基づいて、位置指定信号h
(hO−h7:00100000)によって指定された
検出開始位置から最初に現れる特定の論理の並び1′0
1”が検出される。そして、その検出位置に“1”が立
てられたデジタル信号が検出出力信号1(il〜i8:
 00001000)として出力されるOこの部分の論
理操作は上記第2の論理回路部52によって行われる。
以上の動作によシ、元のデジタル画像信号f内の任意に
指定された検出範囲から、1”から0”の変化点すなわ
ち黒画素から白画素への変化点が選択的に検出される。
次に、上記反転指令信号kを1”からO”に切シ換えた
とする。すると−デジタル画像信号f (f O−f 
8 : 101110110 )は−論理反転されずに
そのまま上記特定変化点検出部5に入力されるようにな
る。これによシーそのデジタル画像信号f(fO〜f8
: 101110110)内の指定位置から特定の論理
の並び” 01 ”が検出され、この検出11  t=
2位置に“1”が立てられた検出出力信号1(0000
0100)が出力されるようになる。これによって−今
度は一゛0”から“1”の変化点すなわち白画素から黒
画素への変化点が選択的に検出されるよう番こなる。
以上のようにして、一度に複数ビットのデジタル画像信
号fを変化点の検出処理にかけることができるとともに
−その検出処理をカウンタの計数動作に依存することな
く一高速に行わせることができる。さらに、その変化点
の検出開始位置および検出すべき変化状態は、一旦入力
されたデジタル画像信号を元に戻して再入力させるとい
った複雑な動作を行わなくても、保持された1ワ一ド分
のデジタル画像信号f内において任意に再指定すること
ができる。これによシ、変化点の検出処理を高速化でき
るとともに、複数ビットのデジタル画像信号f内の変化
点を複数回にわたって変化状態別に検出することが可能
になる。
なお、上記特定変化点検出部5の論理機能は−ROM 
(読出専用記憶装置)あるいはPLA (プログラマブ
ル論理アレイ)などによっても構成することができる。
また−検出される特定の論理変化状態は一パ1”から“
Onの論理変化であってもよい。この場合は一上述した
例と反対の検出動作が行われる。
発明の効果 以上の説明から明らかなように−この発明は、複数ビッ
トのワード単位で並列に入力されたデジタル画像信号の
論理を外部から任意に与えられる指令信号によって反転
させる論理処理を行うとともに、この論理処理を経た信
号内の任意に指定された検出開始位置から最初に現れる
特定の論理変化状態を検出して出力させる論理処理を行
わせることにより一一度に複数ビットのデジタル画像信
号を変化点の検出処理にかけることができるとともに、
その検出処理をカウンタの計数動作に依存することなく
、デジタル画像信号が入力されると同時に行わせること
ができ、また−検出される変化点の変化状態については
、デジタル画像信号を反転させる指令信号を操作するだ
けでもって−13ベーン a Oaから“1′″またはr″1”からlIO”のい
ずれか一方を任意に選択することができ、これにょシ。
変化点の検出処理を高速化できるとともに一同一信号部
分内の変化点を複数回にわたって変化状態別に検出する
ことができる、という効果を有するものである。
【図面の簡単な説明】
第1図はこの発明の一実施例による変化点検出回路の概
略構成を示すブロック図、第2図は同要部における詳細
回路図、第3図は同要部において処理される信号の例を
示す図、第4図は従来の変化点検出回路の概略構成を示
すブロック図である。 3・・・ラッチ回路、4・・・反転処理部−G1・・・
排他的論理和ゲート−5・・・特定変化点検出部−51
,、。 第1の論理回路部、52・・・第2の論理回路部−f(
fQ〜f8)・・・ラッチ回路3に保持されたデジタル
画像信号、g(go−g8)・・・反転処理回路4を経
た信号、k・・・反転指令信号−h(hQ〜h7)・・
・検出開始位置を指定するために任意に設定される位置
指定信号、l (11〜78)・・中間的に生成14ヘ
一7′ される範囲指定信号、1(il〜18)・・・最終的に
出力される検出出力信号。

Claims (2)

    【特許請求の範囲】
  1. (1)複数ビットのワード単位で並列に入力されたデジ
    タル画像信号の論理を外部から任意に与えられる指令信
    号によって反転させる反転処理部と、この反転処理部を
    経た信号内の任意に指定された検出開始位置から最初に
    現れる特定の論理変化状態を検出して出力する特定論理
    検出部とを備えた変化点検出回路。
  2. (2)反転処理部を経た信号内の任意に指定された検出
    開始位置から最初に現れる“01”の論理の並びを検出
    して出力する特定論理検出部を備えた特許請求の範囲第
    1項記載の変化点検出回路。
JP7473187A 1987-03-27 1987-03-27 変化点検出回路 Pending JPS63240270A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7473187A JPS63240270A (ja) 1987-03-27 1987-03-27 変化点検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7473187A JPS63240270A (ja) 1987-03-27 1987-03-27 変化点検出回路

Publications (1)

Publication Number Publication Date
JPS63240270A true JPS63240270A (ja) 1988-10-05

Family

ID=13555664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7473187A Pending JPS63240270A (ja) 1987-03-27 1987-03-27 変化点検出回路

Country Status (1)

Country Link
JP (1) JPS63240270A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6077576A (ja) * 1983-10-05 1985-05-02 Hitachi Ltd 変化点検出回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6077576A (ja) * 1983-10-05 1985-05-02 Hitachi Ltd 変化点検出回路

Similar Documents

Publication Publication Date Title
US5287193A (en) Parallel processing architecture of run-length codes
US4553090A (en) Method and apparatus for testing a logic circuit using parallel to serial and serial to parallel conversion
US3764989A (en) Data sampling apparatus
US5206817A (en) Pipelined circuitry for allowing the comparison of the relative difference between two asynchronous pointers and a programmable value
JPS6156903B2 (ja)
US6898722B2 (en) Parallel data transfer method and system of DDR divided data with associated transfer clock signal over three signal lines
US3949365A (en) Information input device
US4034348A (en) Apparatus, including delay means, for sampling and recovering data recorded by the double transition recording technique
US4387294A (en) Shift register-latch circuit driven by clocks with half cycle phase deviation and usable with a serial alu
JPS63240270A (ja) 変化点検出回路
JP3013800B2 (ja) 非同期fifo回路
JPS62274948A (ja) フレーム同期装置
JPH0149072B2 (ja)
US6748406B2 (en) Bit search device and bit search method
JPS5947394B2 (ja) 可変長二次元シストレジスタ
JPS63240269A (ja) 変化点検出回路
RU1817114C (ru) Устройство дл распознавани образов
KR910006791B1 (ko) 선입-선출 회로
KR920002745Y1 (ko) 고속 시프트 및 로테이트 시스템
JPS5925416A (ja) 警報の待ち受け回路
US5191654A (en) Microprocessor for high speed data processing
SU264776A1 (ja)
SU962920A1 (ru) Устройство дл определени экстремального числа
SU1029178A2 (ru) Микропрограммное управл ющее устройство
SU1037246A1 (ru) Устройство дл сортировки чисел