JPS5831437A - Data receiver - Google Patents

Data receiver

Info

Publication number
JPS5831437A
JPS5831437A JP56128598A JP12859881A JPS5831437A JP S5831437 A JPS5831437 A JP S5831437A JP 56128598 A JP56128598 A JP 56128598A JP 12859881 A JP12859881 A JP 12859881A JP S5831437 A JPS5831437 A JP S5831437A
Authority
JP
Japan
Prior art keywords
data
reception
buffer
output
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56128598A
Other languages
Japanese (ja)
Inventor
Yasuo Yoshida
吉田 康男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56128598A priority Critical patent/JPS5831437A/en
Publication of JPS5831437A publication Critical patent/JPS5831437A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Abstract

PURPOSE:To remove the necessity of installation of plural remote terminals by increasing the capacity of a receiving buffer for temprally storing data sent from a computer system and dividing the receiving buffer into an optional size to use the buffer according to purposes. CONSTITUTION:A data receiving device 20 is connected to system centers 10a, 10b- provided with computer systems 1a, 1b- through transmission lines L to receive data. MODEMs 2, 12 convert data into signals for communication lines or these signals into data reversively. A data reception listing device 3 in the data receiving device 20 is provided with a large capacity of receiving buffer for temporally storing data from the computer systems 1a, 1b- and the receiving buffer is used by dividing it into an optional size.

Description

【発明の詳細な説明】 本発明はデータ受信装置に係シ、特に計算機から送られ
て来る受aで一タに基き作表等の出力動作を行うに好適
なデータ受信装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data receiving device, and more particularly to a data receiving device suitable for performing output operations such as tabulation based on data received from a computer.

一般に、同一の設置場所″でデータ受信作表装置を使用
し、複数の計算機からのデータを受ける場合は、第1図
のブロック図に示す如き構成のデータ受信装置が用いら
れて来た。同図中10ae 10b−はそれぞれ計算機
システムlse 1b、w*と各計算機システムla、
 lb、−・からのデータを伝送路!1に送出するため
のモデム2から成るシステム七ンへ加は伝送路2からの
データを受信するためのモデムnとモデムからのデータ
に基い・て作表するデータ受信作表装置3at 3bt
−・から成るデータ受信装置である。
Generally, when a data receiving tabulation device is used at the same installation location to receive data from multiple computers, a data receiving device having a configuration as shown in the block diagram of FIG. 1 has been used. In the figure, 10ae and 10b- are computer systems lse 1b, w* and computer systems la, respectively.
Transmission path for data from lb, -! A system consisting of a modem 2 for sending data from the transmission path 2 to a modem 2 and a data reception tabulation device 3at and 3bt for tabulating the data from the modem and a modem n for receiving data from the transmission path 2.
This is a data receiving device consisting of -.

第2図は第1図に示したデータ受信作表装置3〜3b−
の詳細を示すブロック図で、同図中4はモデム校との間
のインターフェース、5は伝送路−に対するデータ受信
制御部、7は伝送路−に対するデータ送信制御部、6は
受信データを一時格納する受信バッファ、8は出力機器
9にデータを送出する丸めの出力制御装置である。
Figure 2 shows the data reception tabulation devices 3 to 3b- shown in Figure 1.
In this figure, 4 is an interface with the modem school, 5 is a data reception control unit for the transmission line, 7 is a data transmission control unit for the transmission line, and 6 is a temporary storage for the received data. 8 is a rounded output control device that sends data to an output device 9.

かかる構成において、各システムセンI拘1鴎−・から
伝送路−に送出され九データはデータ受信装置m内の各
対応するデータ受信作表装置31s’b−に取シ込まれ
、各データ受信作表装置8&* sb・においては、イ
ンターフェース4.受信制御部5を介して受信バッフ7
6に一変データを!111し、しかる後に出力制御部8
を介してプリンタ等の出力機器9にデータを送出する。
In such a configuration, the nine data sent from each system sensor I to the transmission path are taken into each corresponding data reception tabulation device 31s'b- in the data reception device m, and each data reception In tabulation device 8&*sb, interface 4. The reception buffer 7 via the reception control unit 5
6 has completely changed data! 111, and then the output control section 8
The data is sent to an output device 9 such as a printer via the printer.

ところで、第1図に示す如きデータ受信装置においては
、計算機システム1aelb・・・の数に応じてデータ
受信作表装f3a* 3mmを設けるのが一般的である
が、このため設置スペースが広く必要でしかも導入コス
トが高いものとなってしまう。
By the way, in a data receiving device as shown in FIG. 1, it is common to provide a data receiving tabulation device f3a*3mm depending on the number of computer systems 1aelb..., but this requires a large installation space. Moreover, the introduction cost becomes high.

これに対して、データ受信作表装f3a、 311 ・
・・自体を複数の計算機システムla、 lb ”・と
通信可能にすゐという方式も考えられるが、受信バッフ
ァ60分割使用が出来ないため、ある計算機システムか
らデータを受信して、これを出力機器9に出力するまで
の間は、他の計算機システムからのデータの受信が出来
ないという問題がある。このため、複数の計算機システ
ムから略々同時刻にデータの退出が行なわれると、1台
の計算機システムを除いて他の計算機システムのデータ
送出処理はデータ受信作表装置側で1台の計算機システ
ムからのデータ受信と作表が終了するまでの間は、遅延
させなければならない。また、伝送路とじて会南通信回
線を利用する場合、使用時間に応じて使用料が増大し、
ランニングコストも無視出来ないものとなってしまう。
On the other hand, data reception tabulation f3a, 311 ・
It is possible to consider a method that would allow communication with multiple computer systems (la, lb), but since it is not possible to divide the receive buffer into 60 sections, it is possible to receive data from a certain computer system and send it to the output device. There is a problem that data cannot be received from other computer systems until it is output to PC 9. Therefore, if data is sent out from multiple computer systems at approximately the same time, one Data transmission processing for other computer systems other than the computer system must be delayed until the data reception tabulation device finishes receiving data from one computer system and tabulation. If you use the Kainan communication line without stopping, the usage fee will increase depending on the usage time.
Running costs also become something that cannot be ignored.

更に、計算機システムから送られて来る゛データ景が変
更された場合、計算機システム毎に割蟲てた受信バッフ
ァOサイズは固定であ夛、受信作表装置のハードウェア
及びソフトウェアをその都度変更する必要がある。
Furthermore, if the data landscape sent from the computer system changes, the size of the receive buffer assigned to each computer system is fixed and the hardware and software of the receiving tabulation device must be changed each time. There is a need.

従って、本発明の目的は、計算機システムから送られて
来るデータを一時保存する受信バッファを大容量化する
と同時に任意のサイズで分割使用可能とすることにより
、複数の計算機システムと接続可能とし、更に計算機シ
ステムから伝送されて来るデータの量が変更となっても
容易にこれを変更可能としたデータ受信装置を提供する
に参る。
Therefore, an object of the present invention is to increase the capacity of a reception buffer that temporarily stores data sent from a computer system, and at the same time, to enable connection with multiple computer systems by making it possible to divide the data into arbitrary sizes. An object of the present invention is to provide a data receiving device that can easily change the amount of data transmitted from a computer system even if it changes.

以下、図面に従って本発明の詳細な説明する。Hereinafter, the present invention will be described in detail with reference to the drawings.

第3図は本発明の一実施例に係ゐデータ受信装置のブロ
ック図で、同図中3はデータ受信装置z内に複数の計算
機システムfat 1m −・にモデムνを介して接続
可能に配されるデータ受信作表装置である。
FIG. 3 is a block diagram of a data receiving device according to an embodiment of the present invention. In the figure, 3 is arranged in the data receiving device z so that it can be connected to a plurality of computer systems fat 1m-. via a modem ν. This is a data receiving tabulation device.

第4図は第3図のデータ受信作表装置3の内部構成を示
すブロック図で、同図中15は各システムセンタ10&
、 job・・・からの伝送路りに接続されるモデム1
2で受信した信号をインターフェース4を介しで取り込
む受信制御部%17はインターフェース4、モデム[を
介してシステムセンタ10m、 10’b・・・K至る
伝送路りにデータを送出するための送信制御部、16は
大容量の受信バッファ、18は受信バッファ16からの
データを出力機器9((送出する出力制御部、(資)は
受信バッファ16を分割設定する受信バッフ7分割設定
部、11は受信バッファ16からのデータの出力順を書
き込んでおく出力順しVスタである。
FIG. 4 is a block diagram showing the internal configuration of the data reception tabulation device 3 shown in FIG.
, modem 1 connected to the transmission path from job...
The reception control unit %17 takes in the signal received at the interface 4 via the interface 4, and the reception control unit %17 performs transmission control to send data to the transmission path to the system center 10m, 10'b...K via the interface 4 and the modem. 16 is a large-capacity reception buffer, 18 is an output control unit that sends data from the reception buffer 16 to the output device 9 ((()) is a reception buffer 7 division setting unit that divides the reception buffer 16, and 11 is a reception buffer 7 division setting unit that divides the reception buffer 16. The output order in which the output order of data from the reception buffer 16 is written is V star.

第3図、嬉4図からも明らかな如く、データ受信装置加
は伝送路りを通して計算機システム1111−を有する
システムセ/り10a* lOb・・・に接続されてお
シ、データを受信する。なお、伝送路りの両端に配され
るモデム2.L2はデータを通債回纏用の信号に変換し
たり、これを逆にデータに変換したシする作用を有する
。データ受信装置加においては、毎デム12で受信され
たデータをデータ受信作表装置Iに入力するが、入力さ
れたデータは先ずインター7エースムにおいて、直列デ
ータを並列データに変換されたシ等のインターフェース
処理を受ける。インターフェース4からのデータは受信
制御部15に入力されるが、ここでは符号□検定等の受
信処理が行なわれ、再送要求や受信応答弊が送信制御部
17からインターフェース4.モデム鴛を介して伝送路
1に送出される。一方、受信されたデータは受信バッフ
ァ分割設定部(資)による設定豐地以降の番地に格納さ
れ、同時に出力順レジスタ11に当該データの出力順が
書き込まれ石。
As is clear from FIGS. 3 and 4, the data receiving device is connected to the system center 10a*1Ob . . . having a computer system 1111- through a transmission path, and receives data therefrom. Note that modems 2. L2 has the function of converting data into a signal for debt collection, and conversely converting this into data. In the data receiving device, the data received at each dem 12 is input to the data receiving tabulation device I, but the input data is first converted from serial data to parallel data at the inter 7 em. undergoes interface processing. The data from the interface 4 is input to the reception control section 15, where reception processing such as sign verification is performed, and retransmission requests and reception responses are sent from the transmission control section 17 to the interface 4. It is sent to transmission line 1 via a modem. On the other hand, the received data is stored in the address after the address set by the reception buffer division setting unit (part), and at the same time, the output order of the data is written in the output order register 11.

なお、出力制御部18は出力順しがスタuO内容に従っ
て受信バッファ16に保存されているデータを出力機器
9に出力する。データを与えられた出力機器9はデ′−
夕の印字や表示等の出力動作を行うこととなる。
Note that the output control unit 18 outputs the data stored in the reception buffer 16 to the output device 9 in accordance with the contents of the output order. The output device 9 supplied with the data
Output operations such as printing and display will be performed in the evening.

なお、受信バッファ16は第6図の説明図に示す如く、
対応するシステムセンタ1oas 10b−毎に受信デ
ータの格納アドレスを分シ振られておシ、例えば菖10
システムセンタ10&のためにO番地からm(1)番地
までのエリア1(1)、第2の7ステムセンター10に
のためにn(1)+1番地からn(2)番地tでのエリ
ア冨(2)、また図示しない鵬番目のシステムセンタの
ためi(n(w−1)番地から11(議)番地tでのエ
リアI(、)が制り当てられる。なお、各エリアの先頭
番地やサイズは受信バッファ分割設定部Iによって任意
に指定されるもので、出力制御郁肪によるデータの読み
出しに当っての順番は出力順しVメタ11によって指定
されるものである。
In addition, as shown in the explanatory diagram of FIG. 6, the reception buffer 16 is
The storage address for received data is assigned to each corresponding system center 1oas 10b.
Area 1(1) from address O to address m(1) for the system center 10&, area depth from address n(1)+1 to address n(2) t for the second 7 stem center 10 (2) Also, for the Peng-th system center (not shown), area I(,) from address i(n(w-1) to address 11(t) is assigned. Note that the first address of each area The reception buffer division setting unit I arbitrarily specifies the buffer division setting unit I, and the order in which data is read by the output control function is the output order and is specified by the V meta 11.

出力制御部18は受信バッファ16内のデータの出力機
器9への出力が終了し九ら、受信バッファ16内O当皺
エリアのデータを消去し、出力順レジスタ110内容を
次の読み出しに備えてシフトする。
After the output of the data in the reception buffer 16 to the output device 9 is finished, the output control unit 18 erases the data in the corresponding area in the reception buffer 16 and prepares the contents of the output order register 110 for the next reading. shift.

上述の実施例の構成によれば、従来のデータ通信装置が
複数の計算機と同時通信し、同時出力することは、受信
バッファのサイズが小さく、エリアも1つであったため
困難であJ)、1台の計算機の通信終了を待って次の通
信に移るか、複数の受信系統を持つ必要があったのに対
して、大容量でしかも通信する計算機の台数分のエリア
に分割使用出来る受信バッファとその分割設定部を設け
るととによって、同時に複数の計算機システムとの通信
が可能となる。
According to the configuration of the above-described embodiment, it is difficult for a conventional data communication device to simultaneously communicate with multiple computers and output them simultaneously because the size of the receiving buffer is small and the area is one. Instead of having to wait for one computer's communication to end before moving on to the next communication, or have multiple receiving systems, the receive buffer has a large capacity and can be divided into areas for the number of computers communicating. By providing this and the division setting section, it becomes possible to communicate with a plurality of computer systems at the same time.

一方、受信バッファのデータエリアの出力順を設定する
出力順レジスタを設置したことにより、受信制御動作、
つまシデータ通信に関係マく、受信バッファの格納デー
タを出力機器に送出することが出来る。
On the other hand, by installing an output order register that sets the output order of the data area of the receive buffer, the receive control operation,
Regardless of data communication, data stored in the receive buffer can be sent to an output device.

更に、計算機から送られて来るデータ量が増えた場合、
従来ハードウェア、ソフトウェア共に変更する必要があ
ったのに対して、本発明の受信制御装置によれば、受信
バッファの各エリアのサイズは受信バッファ分割設定部
O操作で容易に変更可能であり、簡阜に対処し得る4h
O″eある。
Furthermore, if the amount of data sent from the computer increases,
Whereas in the past it was necessary to change both hardware and software, according to the reception control device of the present invention, the size of each area of the reception buffer can be easily changed by operating the reception buffer division setting section O. 4 hours that can be easily handled
There is O″e.

なお、上述の実施例においては、受信バッファのエリア
設定の丸めに受信パックァ分割設定−を設ける場合を例
i17たが、受信制御部をマイクロブ四セッサ等で構成
した場、ご、受信バッファを複数のエリアに分割するた
めの情報をROM (リードオンリメモリ)に記憶させ
、固定サイズで対応させる如く構成してもよい、なお、
この場合、各エリアサイズや番地の変更はROMの書き
換えによって実施可能である。
In addition, in the above-mentioned embodiment, the case where the reception packer division setting - is provided in the rounding of the area setting of the reception buffer was described as an example i17, but if the reception control section is configured with four micro processors, etc. Information for dividing into areas may be stored in a ROM (read only memory) and configured to correspond to fixed sizes.
In this case, each area size and address can be changed by rewriting the ROM.

一方、本発明の受信制御装置は複数の計算機システムの
みでなく、1台の計算機システムからある時間帯に集中
して、出力機器の出力速度以上の速度でデータが送られ
て来る様なシステムにおいても効果的に適応し得るもの
である。この場合、受信バッファをある時間帯に集中し
て送られて来るデータ群の数に分割使用し、出力順レジ
スタをデータ群の誉号記憶のために用いればよい。この
様なシステムを構成することによシ、計算機システムと
してデータ通信に要する時間は、リモート側つ一1デー
タ受信装置で出力機器にデータ出力を行うまでの時間で
はなく、受信バッファに記憶させるまでの時間となるた
め、大幅に短縮することが出来る。なお、この様な応用
を計る場合、受信バッファの分割設定部は特に必要でな
く、畦信バッファは複数のエリアに等分割、または計算
機から送られて来るデータ群毎のサイズに分割使用する
ことが出来る。
On the other hand, the reception control device of the present invention is applicable not only to multiple computer systems, but also to systems where data is sent from a single computer system at a rate faster than the output speed of an output device, concentrated at a certain time. can also be effectively adapted. In this case, the reception buffer may be divided into the number of data groups that are sent in a certain time period, and the output order register may be used to store the numbers of the data groups. By configuring such a system, the time required for data communication as a computer system is not the time required for each data receiving device on the remote side to output data to the output device, but the time required for data to be stored in the reception buffer. This time can be significantly shortened. In addition, when considering such an application, there is no particular need for a division setting section for the reception buffer, and the ridge buffer can be equally divided into multiple areas, or divided according to the size of each data group sent from the computer. I can do it.

以上述べたように、本発明によれば複数の計算機システ
ムから送られて来るデータを受信するに当って、複数個
のリモート端末を設置する必要をなくして装置の設置面
積や消費電力を大幅に低減し得ると共に、データ通信に
要する時間を短縮し   得るデータ受信装置を得るこ
とが出来るものである。
As described above, according to the present invention, when receiving data sent from multiple computer systems, it is not necessary to install multiple remote terminals, thereby significantly reducing the installation space and power consumption of the device. Accordingly, it is possible to obtain a data receiving device that can reduce the amount of time required for data communication and also shorten the time required for data communication.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のデータ受信装置のブロック図、第2図は
第1図のデータ受信作表装置の詳細を示すブロック図、 第3図は本発明の一実施例に係るデータ受信装置のブロ
ック図、 184因は第3図のデータ受信作表装置の詳細を□示す
ブロック図、 第5図は第4図の受信バッファのデータエリアO説明図
である。 lap lb ”・計算機システム、 10m、 10
b・・・システムセンタ、2.12・・・モデム、ω・
・・データ受信装置、4・・・インターフェース、15
・・・受信wi御部、16・・・受信バッファ、17・
・・送信制御部、18・・・出力制御部、11・・・出
力順レジスタ、(資)・・・受信バッファ分釧設定部、
9・・・出力機器。 出願人代理人  猪 股  清
FIG. 1 is a block diagram of a conventional data receiving device, FIG. 2 is a block diagram showing details of the data reception tabulation device of FIG. 1, and FIG. 3 is a block diagram of a data receiving device according to an embodiment of the present invention. Figure 184 is a block diagram showing details of the data reception tabulation device in Figure 3, and Figure 5 is an explanatory diagram of the data area O of the reception buffer in Figure 4. lap lb”・computer system, 10m, 10
b...System center, 2.12...Modem, ω・
...Data receiving device, 4...Interface, 15
... Reception wi control section, 16... Reception buffer, 17.
...Transmission control unit, 18...Output control unit, 11...Output order register, (capital)...Reception buffer setting unit,
9...Output device. Applicant's agent Kiyoshi Inomata

Claims (1)

【特許請求の範囲】[Claims] 伝送路よ〕複数個のデータ群を受信する受信制御手段と
、受信されたデータ群を格納するバッファ手段と、この
バッファ手段に複数個のデータ群のそれぞれに対応する
エリアを指定する手段と、上記バッファ手段の各エリア
毎にデータ群を読み出し出力する出力制御手段とを具え
ることを特徴とするデータ受信装置。
transmission line] reception control means for receiving a plurality of data groups; buffer means for storing the received data groups; means for specifying areas corresponding to each of the plurality of data groups in the buffer means; A data receiving device comprising output control means for reading and outputting a data group for each area of the buffer means.
JP56128598A 1981-08-17 1981-08-17 Data receiver Pending JPS5831437A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56128598A JPS5831437A (en) 1981-08-17 1981-08-17 Data receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56128598A JPS5831437A (en) 1981-08-17 1981-08-17 Data receiver

Publications (1)

Publication Number Publication Date
JPS5831437A true JPS5831437A (en) 1983-02-24

Family

ID=14988726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56128598A Pending JPS5831437A (en) 1981-08-17 1981-08-17 Data receiver

Country Status (1)

Country Link
JP (1) JPS5831437A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196349A (en) * 1985-02-27 1986-08-30 Nec Corp Common bus control system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196349A (en) * 1985-02-27 1986-08-30 Nec Corp Common bus control system
JPH0572619B2 (en) * 1985-02-27 1993-10-12 Nippon Electric Co

Similar Documents

Publication Publication Date Title
US5537624A (en) Data repacking circuit having toggle buffer for transferring digital data from P1Q1 bus width to P2Q2 bus width
JPS5831437A (en) Data receiver
EP2199919A1 (en) Method for processing data using triple buffering
US4679045A (en) Sequencing data transmission process
JPS5839331B2 (en) Request selection method
US4583167A (en) Procedure and apparatus for conveying external and output data to a processor system
JPS6367702B2 (en)
JPS633351B2 (en)
JP2505298B2 (en) Variable bus width designation method and variable bus width information reception method in split bus
JP3399776B2 (en) Computer and method for transferring peripheral device control data in computer
JPS6371766A (en) Buffer transferring system
JPS6124739B2 (en)
SU1702381A1 (en) Intercomputer data exchange device
JP3053196B2 (en) Image data raster converter
SU1118997A1 (en) Information exchange device
JPS61166666A (en) Information processing system
SU690471A1 (en) Peripheral devices-electronic computer interface
JPS61153770A (en) Image processor
RU1835546C (en) Data-exchange adapter
JPH0766361B2 (en) Data transfer method
JPS59100653A (en) Polling address selecting system
JPS5953564B2 (en) data processing equipment
JPS61148562A (en) Data transfer system of information processor
JPS63234749A (en) Message transmitting equipment
JPS6019023B2 (en) data processing equipment