JPS5830252A - 同期保護回路 - Google Patents
同期保護回路Info
- Publication number
- JPS5830252A JPS5830252A JP56128385A JP12838581A JPS5830252A JP S5830252 A JPS5830252 A JP S5830252A JP 56128385 A JP56128385 A JP 56128385A JP 12838581 A JP12838581 A JP 12838581A JP S5830252 A JPS5830252 A JP S5830252A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- counter
- pulse
- switching circuit
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は同期式データ回線やＰＣＭ回線の７レ一ム同期
保護回路に関する〇 従来、モデムを使用した直列信号情報転送系や時分割多
重伝送系などでは、送信側と受信側とでフレーム同期を
とり各チャンネルを分離する目的で転送データ中に特定
の同期コードを挿入している。従って受信側ではこの特
定同期コードを検出することにより位相修正することが
行われている。
保護回路に関する〇 従来、モデムを使用した直列信号情報転送系や時分割多
重伝送系などでは、送信側と受信側とでフレーム同期を
とり各チャンネルを分離する目的で転送データ中に特定
の同期コードを挿入している。従って受信側ではこの特
定同期コードを検出することにより位相修正することが
行われている。
しかし伝送路等の障害により符号誤りが発生し。
ただちに同期引込操作（以下ハントモード）が始まり、
真の同期はずれでないにもかかわらず同期くずれと判断
する。このような誤動作を避けるため真の同期はずれか
又は伝送路で生じた符号誤りかを区別する時間を設定し
たり、また逆にデータ中に偶然フレーム同期コードと同
一パターンを検出してハントモードが終了した状態にな
るため、真のハントモード完了を識別する時間を設定す
る必要がある。これら設定時間は同期コード検出部より
引きつがれる同期保護回路と呼ばれる。またこの同期保
ｓｇｔａ路は一旦同期保護が解除されるとハント毫−ド
に移る機能を有することが要求される・従って１この種
の同期保１１ｉ１路は競合計数器や＆Ｃ穂分器等を用い
た回路が！！［されていたにもかかわらず、回路構成が
複雑であったりハントモード時間、同期保護時間の設定
が不明確であるなど適切な方式が少なかった。
真の同期はずれでないにもかかわらず同期くずれと判断
する。このような誤動作を避けるため真の同期はずれか
又は伝送路で生じた符号誤りかを区別する時間を設定し
たり、また逆にデータ中に偶然フレーム同期コードと同
一パターンを検出してハントモードが終了した状態にな
るため、真のハントモード完了を識別する時間を設定す
る必要がある。これら設定時間は同期コード検出部より
引きつがれる同期保護回路と呼ばれる。またこの同期保
ｓｇｔａ路は一旦同期保護が解除されるとハント毫−ド
に移る機能を有することが要求される・従って１この種
の同期保１１ｉ１路は競合計数器や＆Ｃ穂分器等を用い
た回路が！！［されていたにもかかわらず、回路構成が
複雑であったりハントモード時間、同期保護時間の設定
が不明確であるなど適切な方式が少なかった。
本発明の目的は簡単な構成でハントモード時間と同期保
護時間を設定できる同期保護・回路を提供することにあ
る。
護時間を設定できる同期保護・回路を提供することにあ
る。
本発明の同期保護回路は同期検出パルスより速いスピー
ドに設定されたスピードの異なる２種類のり胃ツクパル
スのどちらかを出力するクロックパルス切替回路と、該
りシックパルス切替回路の出力パルスを動機し同期検出
パルス受信ごとにリセットされるｎ進りングカウンタと
、同期検出パルスを計数し前記リングカウンタがカウン
ト値ｎに達するごとに９セツトされるｍ進すンダカウン
タとを配し、前記ｌ進りングカウンタがカウント値鳳に
達した時点で前記り四ツクパルス切替回路を速い方の夕
讐ツクパルスを出力する側に切替え前記ｍ１１９ングカ
ウンタがカウント値ｍに達したとき前記り田ツクパルス
切替回路を遅い方の夕田ツクパルスを出力する側に切替
えることを特徴としている。
ドに設定されたスピードの異なる２種類のり胃ツクパル
スのどちらかを出力するクロックパルス切替回路と、該
りシックパルス切替回路の出力パルスを動機し同期検出
パルス受信ごとにリセットされるｎ進りングカウンタと
、同期検出パルスを計数し前記リングカウンタがカウン
ト値ｎに達するごとに９セツトされるｍ進すンダカウン
タとを配し、前記ｌ進りングカウンタがカウント値鳳に
達した時点で前記り四ツクパルス切替回路を速い方の夕
讐ツクパルスを出力する側に切替え前記ｍ１１９ングカ
ウンタがカウント値ｍに達したとき前記り田ツクパルス
切替回路を遅い方の夕田ツクパルスを出力する側に切替
えることを特徴としている。
次に本発明の１実施例について図面を参照して説明する
。
。
第ｉｌｌは、本発明の同期保護回路の一実施例を示し、
カウンタ１はり四ツタ信号（ＯＦ）に非同期でリセット
される４ビットバイナリ−カウンタを使用し６進リング
カウンタを構成している。カウンタ２はカウンタ１と同
様のカウンタであるが４進リングカウンタを構成してい
る。
カウンタ１はり四ツタ信号（ＯＦ）に非同期でリセット
される４ビットバイナリ−カウンタを使用し６進リング
カウンタを構成している。カウンタ２はカウンタ１と同
様のカウンタであるが４進リングカウンタを構成してい
る。
第２図は第１図の回路Ｗ成の動作タイミングを示す。第
２図においてＦＦＱ儒号はクロックパルスＣＰ８とり田
ツクパルスＣｐｆを切替える７リツプ７田ツブの状態を
示し、５ＹＮＤＢＴは同期パルスの受信を示す。８ＹＮ
ＤＢＴ信号は正常状態では同一時間間隔を有する信号で
ある。この８ＹＮＤＢＴ信号の波線はその時点で同期コ
ードを受信できなかったことを示している。カウンタ１
および２は１１１１１に示すカラｙり内部のカウンタ値
を表わしカラン＃１はＯ〜５．カウンタ２はθ〜３の値
を持つことができる。この第２図の動作タイミング図で
はパルス幅を考慮した図ではなく各信号間の時間関係の
みを示し、論理レベルは上段がハイレベルをまた下段か
り一レベルを夫々示すものとする。
２図においてＦＦＱ儒号はクロックパルスＣＰ８とり田
ツクパルスＣｐｆを切替える７リツプ７田ツブの状態を
示し、５ＹＮＤＢＴは同期パルスの受信を示す。８ＹＮ
ＤＢＴ信号は正常状態では同一時間間隔を有する信号で
ある。この８ＹＮＤＢＴ信号の波線はその時点で同期コ
ードを受信できなかったことを示している。カウンタ１
および２は１１１１１に示すカラｙり内部のカウンタ値
を表わしカラン＃１はＯ〜５．カウンタ２はθ〜３の値
を持つことができる。この第２図の動作タイミング図で
はパルス幅を考慮した図ではなく各信号間の時間関係の
みを示し、論理レベルは上段がハイレベルをまた下段か
り一レベルを夫々示すものとする。
第１図において、いまり四ツクパルス切替回路がり讐ツ
タパルスＣｐｒ ｔｔ比出力る側に切替えられていると
きすなわち、７ヲツプフｐツブＦＦＱの状態かり一レベ
ルのときカウンタ１は、同期検出パルス８ＹＮＤＩＴを
受信するごとにリセットされりｍｙクパルシスｐｆでカ
ウントアツプする。ところが真゛期検出パルス８ＹＮＤ
Ｅ’ｌ’が正常に同一間隔で受信されている脹り、カウ
ンタ１は決してクリックパルスＣｐｆを６回計数し終ら
ないようにりｐツタパルスＣｐｆのスピードをあらかじ
め設定してあれば、次段カウンタ２へのリセット信号は
出力されない。また同時に同期検出パルス８ＹＮＤＢＴ
信号はカウンタ２のり讐ツクパルスとしても養絖しであ
るため本実施例では連続４回、同期検出パルス８ＹＮＤ
ＩＴ ９号を検出しない限り、カウンタ２は最大値４を
出力し、クリックパルス切替回路３をり賀ツタパルスＣ
ｐｓ ｔｔ 出力する側に制御することはない。すなわ
ち、クリックパルス切替回路３がりｖｘｙクバルスシス
ｆ ＠に切替えられている間ハンティングモードとして
、本回路が動作中であることを意味している。
タパルスＣｐｒ ｔｔ比出力る側に切替えられていると
きすなわち、７ヲツプフｐツブＦＦＱの状態かり一レベ
ルのときカウンタ１は、同期検出パルス８ＹＮＤＩＴを
受信するごとにリセットされりｍｙクパルシスｐｆでカ
ウントアツプする。ところが真゛期検出パルス８ＹＮＤ
Ｅ’ｌ’が正常に同一間隔で受信されている脹り、カウ
ンタ１は決してクリックパルスＣｐｆを６回計数し終ら
ないようにりｐツタパルスＣｐｆのスピードをあらかじ
め設定してあれば、次段カウンタ２へのリセット信号は
出力されない。また同時に同期検出パルス８ＹＮＤＢＴ
信号はカウンタ２のり讐ツクパルスとしても養絖しであ
るため本実施例では連続４回、同期検出パルス８ＹＮＤ
ＩＴ ９号を検出しない限り、カウンタ２は最大値４を
出力し、クリックパルス切替回路３をり賀ツタパルスＣ
ｐｓ ｔｔ 出力する側に制御することはない。すなわ
ち、クリックパルス切替回路３がりｖｘｙクバルスシス
ｆ ＠に切替えられている間ハンティングモードとして
、本回路が動作中であることを意味している。
次に、ｌｌｉｉＩ期が確立されるとカウンタ１のクロッ
ク入力端子ＯにはクロックパルスＣｐｆよりスピードの
遅いり一ツクパルスＣｐＳが入力される。この場合、同
期検出パルス８ＹＮＤｌ’ｌ”が連続２回受信できなく
てもカウンタ２にはリセット信号が加えられることはな
い。すなわち、この間は同期保護回路が動作しているこ
とを示している。
ク入力端子ＯにはクロックパルスＣｐｆよりスピードの
遅いり一ツクパルスＣｐＳが入力される。この場合、同
期検出パルス８ＹＮＤｌ’ｌ”が連続２回受信できなく
てもカウンタ２にはリセット信号が加えられることはな
い。すなわち、この間は同期保護回路が動作しているこ
とを示している。
以上のようにハントモード中は連続して同期検出パルス
８ＹＮＤＩＴを検出しない限り同期は確立せず、−担同
期が確立すると符号誤りが発生し１〜２回程度の同期コ
ードを受信しなくても同期確立状態として制御部は動作
することができ、あたかも同期フードを受信したものと
判断して位相補正を行い、正常にデータを受信すること
ができる。
８ＹＮＤＩＴを検出しない限り同期は確立せず、−担同
期が確立すると符号誤りが発生し１〜２回程度の同期コ
ードを受信しなくても同期確立状態として制御部は動作
することができ、あたかも同期フードを受信したものと
判断して位相補正を行い、正常にデータを受信すること
ができる。
以上のとおり、本発明は１４期検出パルスの受信同数を
計数する一進カウンタと、２種のスピードの興なるクリ
ックパルスのどちらかを１４期検出パルスを受信しない
間に計数し、そのｉｔ数値により同期コード受信の時間
間隔を判断することのできるｍ進カウンタおよびｎ進カ
ウンタがＵを計数したときリセツシされ、ｍ進カウンタ
がｍを計数したと會セッＦされる７リツプフ四ツブを配
し、そのフリップフロツプの状態で２種類のり田ツクパ
ルスを切替えるように構成することにより、各システム
に最適なハントモード時間と同期保ｍ時間を２種類のり
奮ツクパルスのスピードや、各カウンタの最大力つｙト
値を適宜設定すれば各々決めることができる。
計数する一進カウンタと、２種のスピードの興なるクリ
ックパルスのどちらかを１４期検出パルスを受信しない
間に計数し、そのｉｔ数値により同期コード受信の時間
間隔を判断することのできるｍ進カウンタおよびｎ進カ
ウンタがＵを計数したときリセツシされ、ｍ進カウンタ
がｍを計数したと會セッＦされる７リツプフ四ツブを配
し、そのフリップフロツプの状態で２種類のり田ツクパ
ルスを切替えるように構成することにより、各システム
に最適なハントモード時間と同期保ｍ時間を２種類のり
奮ツクパルスのスピードや、各カウンタの最大力つｙト
値を適宜設定すれば各々決めることができる。
第１ｉＩは本発明の一実施例を示す同期保＠回路図、第
２図は第１図に示す回路の各タイミング図である。 １・・・−進リングカウンタ、２・°・ｍ進すングカウ
ンタ、３・・・クロックパルス切替回路。
２図は第１図に示す回路の各タイミング図である。 １・・・−進リングカウンタ、２・°・ｍ進すングカウ
ンタ、３・・・クロックパルス切替回路。
Claims (1)
- 同期検出パルスより速いスピードに設定されたスピード
の異なる２種類のり田ツクパルスのどちらかを出力する
クロックパルス切替回路と、該り讐ツタパルス切替回路
の出力パルスを計数し、同期検出パルス受信ごとにリセ
ットされるｎ進すングカウンタと、同期検出パルスを計
数し前記リングカウンタがカウント値ｎに達するごとに
リセットされるｍ進りングカウンタとを配し、前記ｎ進
すングカウンタがカウント値ｎに達した時点で前記りジ
ッタパルス切替回路を速い方のり田ツクパルスを出力す
る側に切替え、前記ｍ進すングカウンタがカウント値ｍ
に達したとき前記り’ｕｙジッタパルス切替回路い方の
フレックパルスを出力する側に切替えることを特徴とす
る同期保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56128385A JPS5830252A (ja) | 1981-08-17 | 1981-08-17 | 同期保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56128385A JPS5830252A (ja) | 1981-08-17 | 1981-08-17 | 同期保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5830252A true JPS5830252A (ja) | 1983-02-22 |
Family
ID=14983500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56128385A Pending JPS5830252A (ja) | 1981-08-17 | 1981-08-17 | 同期保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5830252A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60176906A (ja) * | 1984-02-20 | 1985-09-11 | Sumitomo Chem Co Ltd | 薄片状無機物質の製造方法 |
-
1981
- 1981-08-17 JP JP56128385A patent/JPS5830252A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60176906A (ja) * | 1984-02-20 | 1985-09-11 | Sumitomo Chem Co Ltd | 薄片状無機物質の製造方法 |
| JPH0580403B2 (ja) * | 1984-02-20 | 1993-11-09 | Sumitomo Chemical Co |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5703409A (en) | Error counting circuit | |
| US4541104A (en) | Framing circuit for digital system | |
| JPH03244235A (ja) | フレーム同期回路 | |
| US3978285A (en) | Frame synchronizing device | |
| US4797625A (en) | Device for detecting bit phase difference | |
| JPS5830252A (ja) | 同期保護回路 | |
| CA1131717A (en) | Digital operate/release timer | |
| US4227054A (en) | Digital constant-percent break pulse corrector | |
| US5058106A (en) | Flywheel circuit | |
| US4590432A (en) | Constant-percent break pulse corrector | |
| JPH08316946A (ja) | クロック断検出回路 | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| JP2617575B2 (ja) | データ速度変換回路 | |
| JPS62245833A (ja) | 保護段数切換回路 | |
| US6983299B1 (en) | Programmable digital filter implementation for loss-of-signal detection for serial communications applications | |
| KR200262927Y1 (ko) | 클럭 페일 검출장치 | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| SU1665360A1 (ru) | Устройство дл ввода информации от дискретных датчиков | |
| SU1176332A1 (ru) | Устройство дл обнаружени сбоев синхронизируемой цифровой системы | |
| JPS6251849A (ja) | Ｐｃｍ通信用後方動作型フレ−ム同期回路 | |
| JPH0438026A (ja) | 受信データ同期回路 | |
| JPH02151144A (ja) | フレーム同期回路 | |
| JP2526705B2 (ja) | フレ―ム同期保護装置 | |
| JP2591850B2 (ja) | フレーム同期回路 | |
| SU1324091A1 (ru) | Генератор псевдослучайных чисел |