JPS5829534B2 - フカクドウソウチ - Google Patents
フカクドウソウチInfo
- Publication number
- JPS5829534B2 JPS5829534B2 JP49145289A JP14528974A JPS5829534B2 JP S5829534 B2 JPS5829534 B2 JP S5829534B2 JP 49145289 A JP49145289 A JP 49145289A JP 14528974 A JP14528974 A JP 14528974A JP S5829534 B2 JPS5829534 B2 JP S5829534B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- load
- collector
- load control
- solenoid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、制御信号を印加してトランジスタをＯＮ、Ｏ
ＦＦ制御してソレノイド、リレー、ランプ等の負荷を制
御する負荷駆動装置に関し、負荷が短絡してもトランジ
スタを破壊することのない負荷駆動装置を簡単な回路構
成で提供するものである。
ＦＦ制御してソレノイド、リレー、ランプ等の負荷を制
御する負荷駆動装置に関し、負荷が短絡してもトランジ
スタを破壊することのない負荷駆動装置を簡単な回路構
成で提供するものである。
従来のこの種の負荷駆動装置はソレノイド、リレー、ラ
ンプ等の負荷が短絡した場合には負荷制御用のトランジ
スタが破壊してしまう欠点があった。
ンプ等の負荷が短絡した場合には負荷制御用のトランジ
スタが破壊してしまう欠点があった。
本発明は上記の欠点を除去するものであり、以下本発明
の実施例について図面とともに説明する。
の実施例について図面とともに説明する。
図において、１は直流電源、２は制御信号を発生する制
御回路、３，４，５はトランジスタ、６゜７．８，９は
抵抗、１０はソレノイド、リレー、ランプ等の負荷であ
り、上記トランジスタ４が導通状態になった際にこのソ
レノイド１０が、駆動すれるものである。
御回路、３，４，５はトランジスタ、６゜７．８，９は
抵抗、１０はソレノイド、リレー、ランプ等の負荷であ
り、上記トランジスタ４が導通状態になった際にこのソ
レノイド１０が、駆動すれるものである。
図において、制御回路２から制御信号が出ていない場合
には、トランジスタ３，４はＯＦＦとなり、負荷１０は
駆動されない。
には、トランジスタ３，４はＯＦＦとなり、負荷１０は
駆動されない。
この場合トランジスタ５のベースには電源電圧を抵抗８
と負荷１０とで分割した電圧が印加されるため、トラン
ジスタ５はＯＮとなる。
と負荷１０とで分割した電圧が印加されるため、トラン
ジスタ５はＯＮとなる。
ここで制御回路２から制御信号がトランジスタ３に印加
されると、トランジスタ３がＯＮ、ｔ−ランジスク４が
ＯＮしてソレノイド１０が駆動される。
されると、トランジスタ３がＯＮ、ｔ−ランジスク４が
ＯＮしてソレノイド１０が駆動される。
ソレノイド１０が動作状態にある場合、トランジスタ５
のベースには抵抗９を介して電源電圧が印加されるため
トランジスタ５はＯＮ状態を保持する。
のベースには抵抗９を介して電源電圧が印加されるため
トランジスタ５はＯＮ状態を保持する。
このように制御回路２からの制御信号によってソレノイ
ド１０がＯＮ、ＯＦＦ制御されるものである。
ド１０がＯＮ、ＯＦＦ制御されるものである。
一方ソレノイド１０が伺らかの原因で短絡した場合には
、トランジスタ５のベースがアース電位となるためトラ
ンジスタ５はＯＦＦ状態となり、制御回路２からの制御
信号の有無にかかわらずトランジスタ３，４はＯＦＦ状
態となり、トランジスタ４に短絡電流は流れず、このト
ランジスタ４の破壊が防止される。
、トランジスタ５のベースがアース電位となるためトラ
ンジスタ５はＯＦＦ状態となり、制御回路２からの制御
信号の有無にかかわらずトランジスタ３，４はＯＦＦ状
態となり、トランジスタ４に短絡電流は流れず、このト
ランジスタ４の破壊が防止される。
ここで、本発明の実施例では抵抗８により負荷であるソ
レノイド１０に常時微少電流は流れるが、負荷短絡時は
即時にトランジスタ４はオフし過大電流が流れることは
なく、トランジスタ４の保護回路としては応答時間にお
いて優れており、さらには常時電流を流すことによりラ
ンプ等の通電時の抵抗値に比して無通電時の抵抗値の小
さい負荷については抵抗値差を少なくシ、トランジスタ
４のオン時のラッシュ電流を防止する効果を有している
ものである。
レノイド１０に常時微少電流は流れるが、負荷短絡時は
即時にトランジスタ４はオフし過大電流が流れることは
なく、トランジスタ４の保護回路としては応答時間にお
いて優れており、さらには常時電流を流すことによりラ
ンプ等の通電時の抵抗値に比して無通電時の抵抗値の小
さい負荷については抵抗値差を少なくシ、トランジスタ
４のオン時のラッシュ電流を防止する効果を有している
ものである。
なお抵抗８の値は、ソレノイド１０のＯＦＦ時のトラン
ジスタ５のベースに加わる電位が、このトランジスタ５
をＯＮするに十分な電圧が印加され、かつソレノイド１
０に加わる電圧がソレノイド１０の動作電圧以下になる
ように決めることが必要である。
ジスタ５のベースに加わる電位が、このトランジスタ５
をＯＮするに十分な電圧が印加され、かつソレノイド１
０に加わる電圧がソレノイド１０の動作電圧以下になる
ように決めることが必要である。
なお上記実施例はソレノイドを負荷として用いた例であ
るがソレノイドに限らずリレー、ランプ等でも全く同様
の作用・効果が得られるものである。
るがソレノイドに限らずリレー、ランプ等でも全く同様
の作用・効果が得られるものである。
上記実施例からも明らかなように本発明によれば簡単な
回路構成で負荷制御用トランジスタの破壊を防止するこ
とができるものである。
回路構成で負荷制御用トランジスタの破壊を防止するこ
とができるものである。
図は本発明の一実施例における負荷駆動装置の電気回路
図である。 １・・・・・・直流電源、２・・・・・・制御回路、３
，４，５・・・・・・トランジスタ、６，７，８，９・
・・・・・抵抗、１０・・・・・・負荷。
図である。 １・・・・・・直流電源、２・・・・・・制御回路、３
，４，５・・・・・・トランジスタ、６，７，８，９・
・・・・・抵抗、１０・・・・・・負荷。
Claims (1)
- １ 制御回路の信号によりベース電流が制御されるスイ
ッチングトランジスタと、このスイッチングトランジス
タのコレクタにベースが接続され、かつそのエミッタが
直流電源のプラス側に接続された負荷制御用トランジス
タと、上記負荷制御用トランジスタのコレクタに一端が
接続されるとともにその他端が上記直流電源のマイナス
側に接続された上記負荷制御用トランジスタによって１
駆動される負荷と、上記負荷制御用トランジスタのコレ
ククエミツク間に接続された抵抗と、上記負荷制御用ト
ランジスタのコレクタにベースが接続され、かつそのコ
レクタ、エミッタが上記スイッチングトランジスタのエ
ミッタと上記直流電源のマイナス側間に接続された上記
負荷の両端電圧を検出する検出用トランジスタとからな
り、上記負荷が短絡しその両端電圧がＯ■となった際に
上記検出用トランジスタをＯＦＦ状態とし、上記スイッ
チングトランジスタ、負荷制御用トランジスタをＯＦＦ
状態とすることを特徴とする負荷駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49145289A JPS5829534B2 (ja) | 1974-12-17 | 1974-12-17 | フカクドウソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49145289A JPS5829534B2 (ja) | 1974-12-17 | 1974-12-17 | フカクドウソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5170440A JPS5170440A (ja) | 1976-06-18 |
| JPS5829534B2 true JPS5829534B2 (ja) | 1983-06-23 |
Family
ID=15381684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49145289A Expired JPS5829534B2 (ja) | 1974-12-17 | 1974-12-17 | フカクドウソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5829534B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6859235B2 (ja) | 2017-09-07 | 2021-04-14 | 本田技研工業株式会社 | 音響処理装置、音響処理方法及びプログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4810885U (ja) * | 1971-06-17 | 1973-02-07 |
-
1974
- 1974-12-17 JP JP49145289A patent/JPS5829534B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4810885U (ja) * | 1971-06-17 | 1973-02-07 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5170440A (ja) | 1976-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3421005A (en) | Ambient light controlled solid state relay | |
| US3384799A (en) | System for controlling field shunting of direct current series motor | |
| JPS5829534B2 (ja) | フカクドウソウチ | |
| US4427902A (en) | Optimum transistor drive circuit with over load compensation | |
| JPS6327598B2 (ja) | ||
| US3030554A (en) | Control for a plurality of load devices | |
| JPS644316Y2 (ja) | ||
| JPH0218712Y2 (ja) | ||
| JPS6223060Y2 (ja) | ||
| JPH0742197Y2 (ja) | 保護機能付負荷駆動装置 | |
| JP2876172B2 (ja) | スイッチ回路 | |
| SU389621A1 (ru) | Релейный усилитель | |
| JPH0382931U (ja) | ||
| JPS6311905Y2 (ja) | ||
| JPS58170237U (ja) | 車両用点滅装置 | |
| JPH0442616Y2 (ja) | ||
| JPH0337393B2 (ja) | ||
| JPS62256399A (ja) | 突入電流防止回路 | |
| JPH0528673Y2 (ja) | ||
| JPS639979Y2 (ja) | ||
| JPS6325916Y2 (ja) | ||
| JPH0542482Y2 (ja) | ||
| JPH05328599A (ja) | 突入電流防止回路 | |
| JPS609372B2 (ja) | 交流２線式近接スイッチ | |
| JPS6110914A (ja) | リレ−駆動回路 |