JPS5828862A - テ−プキヤリア - Google Patents
テ−プキヤリアInfo
- Publication number
- JPS5828862A JPS5828862A JP56127048A JP12704881A JPS5828862A JP S5828862 A JPS5828862 A JP S5828862A JP 56127048 A JP56127048 A JP 56127048A JP 12704881 A JP12704881 A JP 12704881A JP S5828862 A JPS5828862 A JP S5828862A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- tape carrier
- insulating film
- pad
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、いわゆるＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔ
ｅｄＢｏｎｄｉｎｇ） 法により集積回路装置の組み
立てを行なう際に用いられるテープキャリアに関するも
のである。
ｅｄＢｏｎｄｉｎｇ） 法により集積回路装置の組み
立てを行なう際に用いられるテープキャリアに関するも
のである。
ＴＡＢ法は、同一配線バタン全長尺の絶縁性フィルム上
に密着してくり返えし設けたテープキャリアに集積回路
（以下、ＩＣと称す）チップを接続する方法で、配線バ
タンをＩＣチップの電極配置に合わせて形成するために
、両者の目合わせを行なえば全接続を同時に行なえ、更
に同一配線バタンが長尺のテープにくり返えし設けられ
ているのでＩＣチップの接続が連続して行なえるなどの
利点がある。
に密着してくり返えし設けたテープキャリアに集積回路
（以下、ＩＣと称す）チップを接続する方法で、配線バ
タンをＩＣチップの電極配置に合わせて形成するために
、両者の目合わせを行なえば全接続を同時に行なえ、更
に同一配線バタンが長尺のテープにくり返えし設けられ
ているのでＩＣチップの接続が連続して行なえるなどの
利点がある。
第１図に、ＩＣチップ全接続した状態の従来のテープキ
ャリアの例を示した。テープキャリア１の両側には、ス
プロケットホール２が設けられており、長尺のテープキ
ャリアの搬送に利Ｉｌｌできるようになっている。テー
プキャリアの中央部には、デバイスホール３が等間隔に
開けられており、その中にリード４が突ＩＪＪ［、、そ
の先端にＩＣチ、ブ５が接続されている。接続されたＩ
Ｃの甫１気テストは、リード４の末端部に設けられたパ
ッド６に針紫当てて行なわれる。このように１−で検査
されたＩＣは、良、不良あるいは性能によるグレード分
けを行なうために、貫通孔７ａ〜７ｄを開ける。
ャリアの例を示した。テープキャリア１の両側には、ス
プロケットホール２が設けられており、長尺のテープキ
ャリアの搬送に利Ｉｌｌできるようになっている。テー
プキャリアの中央部には、デバイスホール３が等間隔に
開けられており、その中にリード４が突ＩＪＪ［、、そ
の先端にＩＣチ、ブ５が接続されている。接続されたＩ
Ｃの甫１気テストは、リード４の末端部に設けられたパ
ッド６に針紫当てて行なわれる。このように１−で検査
されたＩＣは、良、不良あるいは性能によるグレード分
けを行なうために、貫通孔７ａ〜７ｄを開ける。
例えば、７ａの位置に孔’Ｌ ｌｉ’ｌけたＩＣは不良
品、７ｂは良品、７Ｃは性能の良いＩＣ，７ｄは不良で
はないが性能の劣るＩＣというぐあいにである。
品、７ｂは良品、７Ｃは性能の良いＩＣ，７ｄは不良で
はないが性能の劣るＩＣというぐあいにである。
これらの貫通孔はホト、センサーによりその有無を検出
され、例えば不良品はＩＣｉ打ち抜いて除去したり、グ
レード別に弁別するために用いられる。
され、例えば不良品はＩＣｉ打ち抜いて除去したり、グ
レード別に弁別するために用いられる。
しかし、従来はこの貫通孔に導■イ１バタンのない部分
に開けられていたために、半透明の絶縁性フィルム全通
しての光量と孔全通しての元部：のコントラストが小さ
く、誤認識することがしばしばあった。凍た、絶縁性フ
ィルムの濃さも製造ロットのバラツギにより異なり、ホ
ト・センサーの検出感度全テープロットにより調整しな
ければならない欠点があった。
に開けられていたために、半透明の絶縁性フィルム全通
しての光量と孔全通しての元部：のコントラストが小さ
く、誤認識することがしばしばあった。凍た、絶縁性フ
ィルムの濃さも製造ロットのバラツギにより異なり、ホ
ト・センサーの検出感度全テープロットにより調整しな
ければならない欠点があった。
不発明け、従来の上記欠点をなくすためになされたもの
で、貫通孔全金属バタン上に開けることにより、孔が開
いていない場合の光の漏れ全防ぎ、ホト。センサーによ
る検出の誤認識を防ごうとするもσ）である。
で、貫通孔全金属バタン上に開けることにより、孔が開
いていない場合の光の漏れ全防ぎ、ホト。センサーによ
る検出の誤認識を防ごうとするもσ）である。
す方わち本発明の特徴は、同一の金属配線バタン全絶縁
性フィルムの一主面に等間附に密着してくり返し設けた
テープキャリアにおいて、この金属配線バタンに、前記
金属配線バタンおよび前にｅ絶縁性フィルムを貫通する
孔を設けたテープキャリアにある。さらに本発明の他の
特徴は、同−金Ｍ 酸ｍｌバタンを絶縁性フィルムの一
主面に等間隔に密着して設けたテープキャリアにおいて
、前記絶縁性フィルムの前記金属配線バタンを有し々い
部分に遮光性パッドが形成され、この遮光性パッド領域
に前記絶縁性フィルムを貫電して孔が設けられているテ
ープキャリアにある。そして、遮光性パッドが金属配線
バタンと同一の金属で形成されていることが好ましい。
性フィルムの一主面に等間附に密着してくり返し設けた
テープキャリアにおいて、この金属配線バタンに、前記
金属配線バタンおよび前にｅ絶縁性フィルムを貫通する
孔を設けたテープキャリアにある。さらに本発明の他の
特徴は、同−金Ｍ 酸ｍｌバタンを絶縁性フィルムの一
主面に等間隔に密着して設けたテープキャリアにおいて
、前記絶縁性フィルムの前記金属配線バタンを有し々い
部分に遮光性パッドが形成され、この遮光性パッド領域
に前記絶縁性フィルムを貫電して孔が設けられているテ
ープキャリアにある。そして、遮光性パッドが金属配線
バタンと同一の金属で形成されていることが好ましい。
・
以下に本発明の実施例全図面を用いて説明する。
ＩＣの良否判別のために、金属パッド８を設け、この上
に貫通孔９ａｉ開けた例を第２図に示した。
に貫通孔９ａｉ開けた例を第２図に示した。
検出ミスの々いパッドの大きさは、直径１ｍｍの穴の大
きさに対して２ｍｍ角以上の正方形であればよい。また
、９ｂのように配線バタンの一部に穴を開けてもよい。
きさに対して２ｍｍ角以上の正方形であればよい。また
、９ｂのように配線バタンの一部に穴を開けてもよい。
この場合、パッド６は少し大きめにし、穴を開けた後で
も′Ｆ１も気テストが行なえるようになっている。絶縁
性フィルム１０色が比較的濃い場合は、孔の全周が金属
でなくても９Ｃのように一部だけが金属で覆われていて
も十分である。絶縁性フィルムには、通常ポリエステル
かポリイミド・フィルムが用いられるが、ポリエステル
は光の透過率が高いので９ａや９ｂの例のごとく行なっ
た方が良いが、ポリイミドの場合は通常は茶褐色を呈し
ており光の通過率が比較的低く、９Ｃの例でも十分であ
る。
も′Ｆ１も気テストが行なえるようになっている。絶縁
性フィルム１０色が比較的濃い場合は、孔の全周が金属
でなくても９Ｃのように一部だけが金属で覆われていて
も十分である。絶縁性フィルムには、通常ポリエステル
かポリイミド・フィルムが用いられるが、ポリエステル
は光の透過率が高いので９ａや９ｂの例のごとく行なっ
た方が良いが、ポリイミドの場合は通常は茶褐色を呈し
ており光の通過率が比較的低く、９Ｃの例でも十分であ
る。
＝ ５−
以上の説明は、貫通孔を電気検査の良否判別やグレード
分けをするために開けた例で行なったが、これに限らず
、テープキャリア製造工程における不良やＩＣチップの
組み立て工程での不良について行なっても良く、工程別
に孔を開ける位置を変えれば、最終段階で工程別の不良
の集計を行なうことも可能である。
分けをするために開けた例で行なったが、これに限らず
、テープキャリア製造工程における不良やＩＣチップの
組み立て工程での不良について行なっても良く、工程別
に孔を開ける位置を変えれば、最終段階で工程別の不良
の集計を行なうことも可能である。
以上、詳細に説明したように、本発明によればテープキ
ャリア上に開けた孔の有無のホト・センサーによる検出
が確実に行なえるようになり、良品を除去したり不良品
を良品として扱うミスが無くなるだけでなく、工程管理
も容易に且つ確実に行なうことが可能と力る。
ャリア上に開けた孔の有無のホト・センサーによる検出
が確実に行なえるようになり、良品を除去したり不良品
を良品として扱うミスが無くなるだけでなく、工程管理
も容易に且つ確実に行なうことが可能と力る。
第１図は従来のテープキャリアを示す平面図、第２図は
本発明の実施例のテープキャリアを示す平面図、である
。 なお図において、 １・・・・・・絶縁性フィルム、２・・・・・・スプロ
ケ、トホ ６− −ル、３ ・・・デバイス・ホール、４・・・・リード
、５・・・・・ＩＣチップ、６・・・・・・パッド、７
ａ〜７ｄ ・・・・貫通孔、８ ・・・金属パッド、９
８〜ｉ） Ｃ・・・・・・貫通孔、である。 ７− Ｚ １ 図
本発明の実施例のテープキャリアを示す平面図、である
。 なお図において、 １・・・・・・絶縁性フィルム、２・・・・・・スプロ
ケ、トホ ６− −ル、３ ・・・デバイス・ホール、４・・・・リード
、５・・・・・ＩＣチップ、６・・・・・・パッド、７
ａ〜７ｄ ・・・・貫通孔、８ ・・・金属パッド、９
８〜ｉ） Ｃ・・・・・・貫通孔、である。 ７− Ｚ １ 図
Claims (1)
- 【特許請求の範囲】 ＋１１ 同一の金属配線バタンを絶縁性フィルムの一
主面に等間隔に密着１．てくり返ｌ一般けたテープキャ
リアにおいて、前記金属配線バタンに、該金属配線バタ
ンおよび前記絶縁性フィルムを貫通する孔を設けたこと
を特徴とするテープキャリア。 （２）同一金属配線バタン全絶縁性フィルムの一主面に
等間隔に密着して設けたテープキャリアにおいて、前記
絶縁性フィルムの前記金属収線パタンを有しない部分に
遮光性パッドが形成され、該遮光性パッド領域に前記絶
縁性フィルムを貫通して孔が設けられていることを特徴
とするテープキャリア。 （３）遮光性パッドが金属配線バタンと同一の金属で形
成されていることを特徴とする特許請求の範囲第（２）
項記載のテープキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56127048A JPS5828862A (ja) | 1981-08-13 | 1981-08-13 | テ−プキヤリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56127048A JPS5828862A (ja) | 1981-08-13 | 1981-08-13 | テ−プキヤリア |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63099776A Division JPS63288038A (ja) | 1988-04-22 | 1988-04-22 | テープキャリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5828862A true JPS5828862A (ja) | 1983-02-19 |
| JPS6234141B2 JPS6234141B2 (ja) | 1987-07-24 |
Family
ID=14950312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56127048A Granted JPS5828862A (ja) | 1981-08-13 | 1981-08-13 | テ−プキヤリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5828862A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161848A (ja) * | 1983-03-04 | 1984-09-12 | Nec Corp | 樹脂封止型半導体装置の製造装置 |
| US4980219A (en) * | 1988-04-06 | 1990-12-25 | Casio Computer Co., Ltd. | Carrier tape for bonding IC devices and method of using the same |
| JPH056659Y2 (ja) * | 1987-11-17 | 1993-02-19 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5327364A (en) * | 1976-08-26 | 1978-03-14 | Fujitsu Ltd | Film carrier integrated circuit and its production |
| JPS5410867A (en) * | 1977-06-25 | 1979-01-26 | Toyota Motor Corp | Brake booster for vehicle |
| JPS54155869A (en) * | 1978-05-29 | 1979-12-08 | Seiko Epson Corp | Crystal watch |
-
1981
- 1981-08-13 JP JP56127048A patent/JPS5828862A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5327364A (en) * | 1976-08-26 | 1978-03-14 | Fujitsu Ltd | Film carrier integrated circuit and its production |
| JPS5410867A (en) * | 1977-06-25 | 1979-01-26 | Toyota Motor Corp | Brake booster for vehicle |
| JPS54155869A (en) * | 1978-05-29 | 1979-12-08 | Seiko Epson Corp | Crystal watch |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161848A (ja) * | 1983-03-04 | 1984-09-12 | Nec Corp | 樹脂封止型半導体装置の製造装置 |
| JPH0151062B2 (ja) * | 1983-03-04 | 1989-11-01 | Nippon Electric Co | |
| JPH056659Y2 (ja) * | 1987-11-17 | 1993-02-19 | ||
| US4980219A (en) * | 1988-04-06 | 1990-12-25 | Casio Computer Co., Ltd. | Carrier tape for bonding IC devices and method of using the same |
| US5019209A (en) * | 1988-04-06 | 1991-05-28 | Casio Computer Co., Ltd. | Method of manufacturing and using a carrier tape for bonding IC devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6234141B2 (ja) | 1987-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070108631A1 (en) | Wired circuit board and method for manufacturing wired circuit board and mounting electronic component thereon | |
| JP2000021939A (ja) | 突起電極付半導体チップおよびその検査方法 | |
| US6297458B1 (en) | Printed circuit board and method for evaluating the inner layer hole registration process capability of the printed circuit board manufacturing process | |
| JP4403777B2 (ja) | 配線パターン検査装置及び方法 | |
| JPS5828862A (ja) | テ−プキヤリア | |
| US6514777B2 (en) | Built-in inspection template for a printed circuit | |
| JPS63261842A (ja) | 集積回路とその製造方法 | |
| JPS63288038A (ja) | テープキャリア | |
| JP2009105400A (ja) | フレキシブルプリント回路基板の製造方法及びその検査方法 | |
| JPH0477680A (ja) | Ｔａｂテープの検査方法 | |
| JPS58161336A (ja) | 半導体集積回路装置 | |
| US8164168B2 (en) | Semiconductor package | |
| JP4380883B2 (ja) | 半田バンプ検査装置 | |
| JP2000249745A (ja) | コンタクトプローブの針先認識方法 | |
| JPS62239039A (ja) | プリント回路板検査装置 | |
| JP2814722B2 (ja) | プリント配線基板 | |
| JPS5927095B2 (ja) | フルオ−トワイヤボンディングのパタ−ン検出方法 | |
| JPH0424937A (ja) | 欠陥検査装置およびそれを備えたプローバ | |
| JPH04178507A (ja) | 半田の外観検査方法 | |
| JPH0511001A (ja) | 配線基板の検査方法 | |
| JPS59151156A (ja) | マスク設計シ−ト | |
| JPH0621180A (ja) | プリント配線板のソルダーレジスト層の位置ずれ検査方法 | |
| JPH02122246A (ja) | プリント配線基板のスルーホール検査装置 | |
| JPH01218037A (ja) | 半導体ウェハの検査方法 | |
| JPH05160544A (ja) | プリント配線板の製造方法 |