JPS5827672B2 - Semiconductor device with electrodes - Google Patents

Semiconductor device with electrodes

Info

Publication number
JPS5827672B2
JPS5827672B2 JP53137130A JP13713078A JPS5827672B2 JP S5827672 B2 JPS5827672 B2 JP S5827672B2 JP 53137130 A JP53137130 A JP 53137130A JP 13713078 A JP13713078 A JP 13713078A JP S5827672 B2 JPS5827672 B2 JP S5827672B2
Authority
JP
Japan
Prior art keywords
layer
electrode
platinum
aluminum
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53137130A
Other languages
Japanese (ja)
Other versions
JPS5563864A (en
Inventor
三沙子 荻原
稔 高橋
武美 植木
俊夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP53137130A priority Critical patent/JPS5827672B2/en
Publication of JPS5563864A publication Critical patent/JPS5563864A/en
Publication of JPS5827672B2 publication Critical patent/JPS5827672B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、シリコン半導体基板上の所要の位置にこれと
オーミックに連結して配された電極を有すという電極を
有する半導体装置の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a semiconductor device having an electrode arranged at a predetermined position on a silicon semiconductor substrate in ohmic connection with the silicon semiconductor substrate.

従来の斯種電極を有する半導体装置に於けるその電極は
、シリコン半導体基板上の所要の位置(以下これを電極
連結位置と称す)にこれとオーミックに直接連結して配
されたアルミニウム層でなるを普通としていた。
In a conventional semiconductor device having such an electrode, the electrode is made of an aluminum layer placed on a silicon semiconductor substrate at a required position (hereinafter referred to as an electrode connection position) and directly connected to the silicon semiconductor substrate in an ohmic manner. was considered normal.

その理由は、アルミニウム層の電極連結位置へのオーミ
ックな連結が他の金属層に比し、十分低い抵抗を以って
なされること、斯種電極を有する半導体装置に於けるそ
の電極はシリコン半導体基板上の電極連結位置よりその
周りに延長せるシリコン酸化物でなる絶縁層上に延長し
て配された構成で得られるを普通とするも、その場合そ
の電極がアルミニウム層でなる場合そのアルミニウム層
が絶縁層上に良好な付着性を有して得られること、斯種
電極を有する半導体装置に於けるその電極は半導体基板
上にその電極連結位置以外の位置にも延長せる金属層を
被着し、然る后その金属層に対する選択的エツチング処
理をなすことにより、所要のパターンを以って得られる
を普通とするも、その場合その電極がアルミニウム層で
なる場合金属層がアルミニウム層でなり、而してそのア
ルミニウム層に対する選択的エツチング処理が比較的容
易であること、斯種電極を有する半導体装置に於けるそ
の電極には配線導体がボンデングされる場合があるが、
その場合電極がアルミニウム層でなる場合そのアルミニ
ウム層への配線導体のボンデングが比較的容易であるこ
と、アルミニウム層が導電性に優れていること等の多く
の利点を有するからである。
The reason for this is that the ohmic connection of the aluminum layer to the electrode connection position is made with a sufficiently low resistance compared to other metal layers, and that the electrode in a semiconductor device having this type of electrode is made of a silicon semiconductor. Generally, the structure is obtained by extending from the electrode connection position on the substrate to an insulating layer made of silicon oxide that extends around it, but in that case, if the electrode is an aluminum layer, the aluminum layer is obtained with good adhesion on the insulating layer, and the electrode in a semiconductor device having such an electrode is coated with a metal layer that can be extended to positions other than the electrode connection position on the semiconductor substrate. After that, the desired pattern is usually obtained by selectively etching the metal layer, but in that case, if the electrode is made of an aluminum layer, the metal layer is made of an aluminum layer. However, selective etching of the aluminum layer is relatively easy, and a wiring conductor may be bonded to the electrode in a semiconductor device having such an electrode.
In this case, when the electrode is made of an aluminum layer, there are many advantages such as bonding of a wiring conductor to the aluminum layer is relatively easy and the aluminum layer has excellent conductivity.

然し乍ら斯く斯種電極を有する半導体装置に於けるその
電極がアルミニウム層でなる場合、そのアルミニウム層
でなる電極が形成されて后、シリコン半導体基板に対す
る他の目的の為の熱処理がなされる場合、その熱処理時
の熱によって電極としてのアルミニウム層のアルミニウ
ムとシリコン半導体基板の電極連結位置下の領域に於け
るシリコンとが反応してアルミニウムがシリコン半導体
基板の電極連結位置下の領域内に侵入する現象のみられ
る慣れを有し、この為斯種電極を有する半導体装置が所
期の特性を有するものとして得られなくなったり、シリ
コン半導体基板の電極連結位置下の領域にPN接合が形
成されているものとした場合そのPN接合が短絡されて
斯種電極を有する半導体装置が使用し得ないものとして
得られたりする慣れを有していた。
However, when the electrode in a semiconductor device having such an electrode is made of an aluminum layer, if the silicon semiconductor substrate is subjected to heat treatment for other purposes after the electrode made of the aluminum layer is formed, The only phenomenon is that the aluminum in the aluminum layer as an electrode reacts with the silicon in the region below the electrode connection position of the silicon semiconductor substrate due to the heat during heat treatment, and the aluminum invades the region under the electrode connection position of the silicon semiconductor substrate. For this reason, a semiconductor device having such an electrode may not have the desired characteristics, or a PN junction may be formed in the area below the electrode connection position of the silicon semiconductor substrate. In some cases, the PN junction is short-circuited, resulting in a semiconductor device having such an electrode being rendered unusable.

又斯種電極を有する半導体装置の実際の使用時に、その
電極としてのアルミニウム層のアルミニウムがシリコン
半導体基板の電極連結位置下の領域内に、又シリコン半
導体基板の電極連結位置下の領域のシリコンがアルミニ
ウム層内に拡散する現象のみられる憧れを有し、この為
斯種電極を有する半導体装置の特性が長期の使用によっ
て所定のそれより変化する慣れを有していた等の欠点を
有していた。
In addition, when a semiconductor device having such an electrode is actually used, the aluminum of the aluminum layer serving as the electrode is in the area below the electrode connection position of the silicon semiconductor substrate, and the silicon in the area under the electrode connection position of the silicon semiconductor substrate is The phenomenon of diffusion within the aluminum layer was observed, and as a result, the characteristics of semiconductor devices having such electrodes tended to change from the specified ones after long-term use. .

この為従来、斯種電極を有する半導体装置に於けるその
電極を、上述せる電極としてのアルミニウム層にシリコ
ンを混入せしめてなる構成の電極とすること、上述せる
電極としてのアルミニウム層が局部的に陽極酸化されて
なる構成の電極とすること、シリコン半導体基板上の電
極連結位置にこれとオーミックに連結して配された多結
晶シリコン層とこの多結晶シリコン層上にこれと連結し
て配されたアルミニウム層とよりなる構成の電極とする
こと等が提案されている。
For this reason, conventionally, the electrode in a semiconductor device having this type of electrode is an electrode having a structure in which silicon is mixed into the aluminum layer as the electrode described above, and the aluminum layer as the electrode is locally The electrode is anodized, and the polycrystalline silicon layer is placed at the electrode connection position on the silicon semiconductor substrate in ohmic connection with the electrode, and the polycrystalline silicon layer is placed on the polycrystalline silicon layer in connection with the electrode. It has been proposed that the electrode be made up of an aluminum layer.

然し乍ら斯種電極を有する半導体装置に於けるその電極
が斯る構成の電極であっても、電極がアルミニウム層で
なる場合の上述せる欠点を十分満足し得る如く回避し得
るものではなかった。
However, even if the electrode in a semiconductor device having this type of electrode has this configuration, the above-mentioned drawbacks when the electrode is made of an aluminum layer cannot be satisfactorily avoided.

又従来、斯種電極を有する半導体装置に於けるその電極
がアルミニウム層でなる場合の上述せる欠点を回避すべ
く、斯種電極を有する半導体装置に於けるその電極を金
層と白金層とチタン層との三層構成の電極とすることも
提案されている。
Furthermore, conventionally, in order to avoid the above-mentioned drawbacks when the electrode in a semiconductor device having such an electrode is made of an aluminum layer, the electrode in a semiconductor device having such an electrode is made of a gold layer, a platinum layer, and a titanium layer. It has also been proposed to form an electrode with a three-layer structure.

然し乍ら電極が斯る構成の電極であっても、上述せる場
合と同様に電極がアルミニウム層でなる場合の上述せる
欠点を十分満足し得る如く回避し得るものではなかった
と共に電極が高価な金属を用いて構成されている為経済
性の難点を有していた。
However, even if the electrode has such a configuration, it is not possible to satisfactorily avoid the above-mentioned disadvantages when the electrode is made of an aluminum layer, as in the case described above, and the electrode is made of expensive metal. However, since it is constructed using conventional methods, it has disadvantages in terms of economy.

依って本発明は上述せる欠点のない新規な斯種電極を有
する半導体装置を提案せんとするもので、その特徴とす
る所は電極を有する半導体装置に於ける電極が、シリコ
ン半導体基板の電極連結位置にこれとオーミックに連結
して配された多結晶シリコンを母体とせる白金・硅化物
層と、その白金・硅化物層上にこれと連結して配された
白金・アルミニウム系金属間化合物層と、その白金・ア
ルミニウム系金属間化合物層上にこれと連結して配され
たアルミニウム層とよりなる構成を有するということで
あり、以下図面を伴なって本発明の実施例を詳述する所
より明らかとなるであろう。
Therefore, it is an object of the present invention to propose a novel semiconductor device having such an electrode, which does not have the above-mentioned drawbacks. A platinum/silicide layer made of polycrystalline silicon as a matrix is placed in ohmic connection with the platinum/silicide layer, and a platinum/aluminum intermetallic compound layer is placed on the platinum/silicide layer in connection with the platinum/silicide layer. and an aluminum layer disposed on and connected to the platinum-aluminum intermetallic compound layer.Examples of the present invention will be described below in detail with reference to the drawings. It will become clearer.

第1図は本発明の実施例を示し、シリコン半導体基板1
上の符号2で示されている所要の位置(電極連結位置)
に、これとオーミックに連結して配された電極3を存す
る。
FIG. 1 shows an embodiment of the present invention, in which a silicon semiconductor substrate 1
Required position indicated by code 2 above (electrode connection position)
There is an electrode 3 disposed in ohmic connection with this.

この場合シリコン半導体基板1は、例えばエピタキシャ
ル成長法によって形成された例えばP型のシリコン半導
体層4と、そのシリコン半導体層4内にPN接合5を形
成すべくシリコン半導体層4の主面6側より例えばN型
不純物の拡散によって形成されたN型の半導体領域Iと
、シリコン半導体層4の主面6上にその主面6上に達し
ているPN接合5の端を覆って延長し、然し乍ら半導体
領域7の上面を外部に臨ませるべく穿設された窓8を有
する例えばシリコン酸化物でなる絶縁層9とよりなる構
成を有する。
In this case, the silicon semiconductor substrate 1 includes, for example, a P-type silicon semiconductor layer 4 formed by, for example, an epitaxial growth method, and from the main surface 6 side of the silicon semiconductor layer 4 in order to form a PN junction 5 in the silicon semiconductor layer 4. An N-type semiconductor region I formed by diffusion of N-type impurities extends over the main surface 6 of the silicon semiconductor layer 4 to cover the end of the PN junction 5 reaching above the main surface 6, but the semiconductor region It has a structure consisting of an insulating layer 9 made of, for example, silicon oxide and having a window 8 formed so that the upper surface of the layer 7 is exposed to the outside.

又シリコン半導体基板1上の電極連結位置2が半導体領
域7の上面の絶縁層9の窓8に臨む位置となされている
Further, the electrode connection position 2 on the silicon semiconductor substrate 1 is located at a position facing the window 8 of the insulating layer 9 on the upper surface of the semiconductor region 7.

更に電極3はシリコン半導体基板1上の上述せる電極連
結位置2にこれとオーミックに連結して配された多結晶
シリコンを母体とせる白金・硅化物層10と、その白金
・硅化物層10上にこれと連結して配された白金・アル
ミニウム系金属間化合物層11と、その白金・アルミニ
ウム系金属間化合物層11上にこれと連結して配された
アルミニウム層12とよりなる構成を有する。
Further, the electrode 3 includes a platinum/silicate layer 10 made of polycrystalline silicon, which is arranged in ohmic connection with the electrode connection position 2 on the silicon semiconductor substrate 1, and a platinum/silicate layer 10 on the platinum/silicate layer 10. It has a structure consisting of a platinum-aluminum intermetallic compound layer 11 connected to the platinum-aluminum intermetallic compound layer 11, and an aluminum layer 12 connected to the platinum-aluminum intermetallic compound layer 11.

実際土耕る多結晶シリコンを母体とせる白金・硅化物層
10、白金・アルミニウム系金属間化合物層11及びア
ルミニウム層12よりなる電極3は、シリコン半導体基
板1上の電極連結位置2上にそれ自体は公知の例えば気
相堆積法によって多結晶シリコン層をそれが窓8内に収
まる厚さで形成し、次にその多結晶シリコン層上にそれ
自体は公知の例えば蒸着、スパッタリング法によって白
金層をそれが上面が絶縁層9の上面より突出せざる厚さ
で被着し、次に熱処理をなすことにより多結晶シリコン
層と白金層とによる白金・硅化物層を、多結晶シリコン
層がシリコン半導体基板1上の電極連結位置2側に一部
残されることのない関係が得られ且白金層が残されるこ
とのない関係が得られる丈は形成し、次にその白金・硅
化物層上及び絶縁層9上に延長してそれ自体は公知の蒸
着、スパッタリング法によってアルミニウム層を形成し
、次に大気中又は窒素ガス雰囲気中での熱処理を例えば
温度400″C程度、時間30分程度でなすことにより
、アルミニウム層と白金・硅化物層とによるPtAl2
.PtA13.Pt2AA3等の白金・アルミニウム系
金属間化合物層を、アルミニウム層が窓8内の位置より
シリコン半導体基板1側に大きく残される関係が得られ
且白金・硅化物層がシリコン半導体基板1側に一部残さ
れる関係が得られる丈は形成し、然る后又はその前に残
されたアルミニウム層に対する選択的エツチング処理を
なすことにより得られるものである。
An electrode 3 consisting of a platinum-silicide layer 10, a platinum-aluminum intermetallic compound layer 11, and an aluminum layer 12, which is made of polycrystalline silicon that is actually cultivated in soil, is placed on an electrode connection position 2 on a silicon semiconductor substrate 1. A polycrystalline silicon layer is formed to a thickness that fits within the window 8 by a known method such as vapor deposition, and then a platinum layer is formed on the polycrystalline silicon layer by a known method such as vapor deposition or sputtering. is deposited to such a thickness that its upper surface does not protrude from the upper surface of the insulating layer 9, and then heat-treated to form a platinum-silicide layer consisting of a polycrystalline silicon layer and a platinum layer, and the polycrystalline silicon layer becomes a silicon layer. A length is formed so that no part of the platinum layer is left on the side of the electrode connection position 2 on the semiconductor substrate 1, and the platinum layer is not left behind. An aluminum layer is formed on the insulating layer 9 by a known vapor deposition or sputtering method, and then heat treated in the air or in a nitrogen gas atmosphere at a temperature of about 400"C for about 30 minutes. By this, PtAl2 formed by the aluminum layer and the platinum/silicide layer
.. PtA13. A relationship is obtained in which the platinum/aluminum intermetallic compound layer such as Pt2AA3 is left larger on the silicon semiconductor substrate 1 side than the aluminum layer is left on the silicon semiconductor substrate 1 side than the position inside the window 8, and the platinum/silicide layer is partially left on the silicon semiconductor substrate 1 side. The length to which the remaining relationships are obtained is obtained by forming and then or prior to selective etching of the remaining aluminum layer.

以上が本発明による電極を有する半導体装置の実施例で
あるが、斯る構成によれば、そのシリコン半導体基板1
がP型の半導体層4とN型の半導体領域7とそれ等間の
PN接合5とを有し、而して半導体領域7の上面をシリ
コン半導体基板1上の電極連結位置2とせるその電極連
結位置2に多結晶シリコンを母体とせる白金・硅化物層
10、白金・アルミニウム系金属間化合物層11及びア
ルミニウム層12よりなる電極3がオーミックに連結し
て配されていることが明らかなことにより、半導体ダイ
オードとしての機能が得られること明らかであり、従っ
て第1図にて上述せる本発明による電極を有する半導体
装置は半導体ダイオードとしての機能の得られる電極を
有する半導体装置ということが出来るものであるが、こ
の場合その電極3が、シリコン半導体基板1の電極連結
位置2にオーミックに連結して配された多結晶シリコン
を母体とせる白金・硅化物層10と、その上にこれと連
結して配された白金・アルミニウム系金属間化合物層1
1と、その上にこれと連結して配されたアルミニウム層
12とよりなり、従って電極3がアルミニウム層12を
用いて構成されているも、そのアルミニウム層12がシ
リコン半導体基板1の電極連結位置2にこれとオーミッ
クに直接連結されているものではなくアルミニウム層1
2とシリコン半導体基板1の電極連結位置2との間に白
金・アルミニウム系金属間化合物層11及び多結晶シリ
コンを母体とせる白金・硅化合物層10が介挿している
ことにより、電極3が形成されて后、シリコン半導体基
板1に対する他の目的の為の熱処理がなされても、冒頭
にて前述せる如くにアルミニウム層12のアルミニウム
とシリコン半導体基板1の電極連結位置2下の領域のシ
リコンとが反応してアルミニウムがシリコン半導体基板
1の電極連結位置2下の領域内に侵入するという現象の
みられる慣れを全く有さず、又第1図にて上述せる電極
を有する半導体装置の実際の使用時に、冒頭にて前述せ
る如くにアルミニウム層12のアルミニウムがシリコン
半導体基板1の電極連結量2下の領域に、又シリコン半
導体基板1の電極連結位置2下の領域のシリコンがアル
ミニウム層12に拡散するという現象のみられる慣れを
全く有せず、一方多結晶シリコンを母体とせる白金・硅
化物層10がシリコン半導体基板1の電極連結位置2に
オーミックに直接連結して配されていても、シリコン半
導体基板1に対する他の目的の為の熱処理によりその多
結晶シリコンを母体とせる白金・硅化物層10の多結晶
シリコンを母体とせる白金・硅化物とシリコン半導体基
板1の電極連結位置2下の領域のシリコンとが不必要に
反応することはなく、従って多結晶シリコンを母体とせ
る白金・硅化物がシリコン半導体基板1の電極連結位置
2下の領域内に侵入するという現象のみられる慣れを有
さす、又第1図にて上述せる電極を有する半導体装置の
実際の使用時に、多結晶シリコンを母体とせる白金・硅
化物がシリコン半導体基板1の電極連結位置2下の領域
に、又シリコン半導体基板1の電極連結位置2下の領域
のシリコンが多結晶シリコンを母体とせる白金・硅化物
層10に拡散するという現象のみられる憧れを有さず、
更に多結晶シリコンを母体とせる白金・硅化物層10上
にこれと連結して配された白金・アルミニウム系金属間
化合物層を有するとしても、多結晶シリコンを母体とせ
る白金・硅化物層10の存在と相俟ってシリコン半導体
基板1に対する他の目的の為の熱処理により白金・アル
ミニウム等金属間化合物層11の白金・アルミニウム系
金属間化合物がシリコン半導体基板1の電極連結位置2
下の領域内に侵入するという現象のみられる′曜れを有
さず、又第1図にて上述せる電極を有する半導体装置の
実際の使用時に、白金・アルミニウム系金属間化合物が
シリコン半導体基板1の電極連結位置2下の領域に、又
シリコン半導体基板1の電極連結位置2下の領域のシリ
コンが白金・アルミニウム系金属間化合物層11に拡散
するという現象のみられる慄れを有さず、依って第1図
にて上述せる電極を有する半導体装置が所期の特性を有
するものとして得られなかったり、PN接合5が短絡さ
れて第1図にて上述せる電極を有する半導体装置が使用
し得ないものとして得られたりする慄れがなく、又第1
図にて上述せる電極を有する半導体装置の特性が長期の
使用によって所定のそれより変化する慄れを有しないも
のである。
The above is an embodiment of a semiconductor device having an electrode according to the present invention. According to such a structure, the silicon semiconductor substrate 1
has a P-type semiconductor layer 4, an N-type semiconductor region 7, and a PN junction 5 between them, and the upper surface of the semiconductor region 7 is the electrode connection position 2 on the silicon semiconductor substrate 1. It is clear that the electrode 3 consisting of the platinum/silicide layer 10 with polycrystalline silicon as the base material, the platinum/aluminum intermetallic compound layer 11, and the aluminum layer 12 is arranged in the connection position 2 in an ohmic connection. Therefore, it is clear that the function as a semiconductor diode can be obtained, and therefore, the semiconductor device having the electrode according to the present invention described above in FIG. 1 can be said to be a semiconductor device having the electrode that can obtain the function as a semiconductor diode. However, in this case, the electrode 3 is ohmically connected to the electrode connection position 2 of the silicon semiconductor substrate 1, and is connected to the platinum/silicide layer 10 made of polycrystalline silicon as a matrix. Platinum-aluminum intermetallic compound layer 1 arranged as
1 and an aluminum layer 12 disposed thereon in connection with the aluminum layer 12. Therefore, even though the electrode 3 is constructed using the aluminum layer 12, the aluminum layer 12 is located at the electrode connection position of the silicon semiconductor substrate 1. Aluminum layer 1 is not directly ohmically connected to 2.
2 and the electrode connection position 2 of the silicon semiconductor substrate 1, a platinum-aluminum intermetallic compound layer 11 and a platinum-silicone compound layer 10 whose matrix is polycrystalline silicon are interposed, whereby the electrode 3 is formed. Even if the silicon semiconductor substrate 1 is subsequently subjected to heat treatment for other purposes, the aluminum of the aluminum layer 12 and the silicon in the region below the electrode connection position 2 of the silicon semiconductor substrate 1 may be damaged, as described at the beginning. I have no experience of the phenomenon of aluminum reacting and penetrating into the area below the electrode connection position 2 of the silicon semiconductor substrate 1, and when actually using a semiconductor device having the electrodes described above in FIG. As mentioned above at the beginning, the aluminum of the aluminum layer 12 diffuses into the area below the electrode connection amount 2 of the silicon semiconductor substrate 1, and the silicon of the area below the electrode connection position 2 of the silicon semiconductor substrate 1 diffuses into the aluminum layer 12. On the other hand, even if the platinum-silicide layer 10 made of polycrystalline silicon is directly ohmically connected to the electrode connection position 2 of the silicon semiconductor substrate 1, the silicon semiconductor The region below the electrode connection position 2 of the platinum/silicide layer 10 whose matrix is polycrystalline silicon and the silicon semiconductor substrate 1 is formed by heat treatment of the substrate 1 for another purpose. There is no unnecessary reaction with the silicon of the polycrystalline silicon, and therefore, there is a phenomenon that platinum/silicide based on polycrystalline silicon invades into the area below the electrode connection position 2 of the silicon semiconductor substrate 1. , when a semiconductor device having the electrodes described above in FIG. There is no desire to see a phenomenon in which silicon in the region below the electrode connection position 2 of 1 diffuses into the platinum/silicide layer 10 whose matrix is polycrystalline silicon.
Furthermore, even if there is a platinum-aluminum intermetallic compound layer connected to the platinum-silicide layer 10 having polycrystalline silicon as the host, the platinum-silicide layer 10 having polycrystalline silicon as the host Due to the heat treatment for other purposes on the silicon semiconductor substrate 1, the platinum/aluminum intermetallic compound of the platinum/aluminum intermetallic compound layer 11 is transferred to the electrode connection position 2 of the silicon semiconductor substrate 1.
During actual use of a semiconductor device that does not have a phenomenon of penetrating into the underlying region and has the electrodes described above in FIG. It does not have the problem of diffusion of silicon in the area under the electrode connection position 2 of the silicon semiconductor substrate 1 or the area under the electrode connection position 2 of the silicon semiconductor substrate 1 into the platinum-aluminum intermetallic compound layer 11. 1, the semiconductor device having the electrodes shown above in FIG. I don't have the fear of getting what I don't have, and
The characteristics of the semiconductor device having the electrodes shown in the drawings are not likely to change beyond the predetermined values due to long-term use.

従って第1図にて上述せる電極を有する半導体装置によ
れば冒頭にて上述せる欠点を有効に回避し得るものであ
る。
Therefore, the semiconductor device having the electrodes described above in FIG. 1 can effectively avoid the drawbacks mentioned at the beginning.

このことは第1図にて上述せる電極を有する半導体装置
の10個に対し、300’Cの温度より順次25℃の温
度づつステツ・プアツプする温度を25時間づつ与えて
PN接合5の逆電圧を測定するという温度ヌテツプスト
レス試験をなした所(但しこの場合白金・アルミニウム
系金属間化合物層11の厚さが約350 OAあった)
、第1図にて上述せる電極を有する半導体装置の10個
の全てが第2図にて○印を結ぶ線で示されている如<4
00℃の温度ステップを経た后であっても、PN接合5
の逆電圧が300″Cの温度ステップ時の頭初に於ける
それより殆んど変化のないものとして得られる結果が得
られたに対し、第1図にて上述せる構成に於てその電極
3がアルミニウム層に置換されてなることを除いては第
1図にて一ヒ述せると同様半導体装置の10個に対し、
同様の温度ステップストレス試験をなした所、第2図に
て×印を結ぶ線で示されている如く、375°Cの温度
ステップを経た丈けで、この場合の半導体装置の10個
の全てのPN接合の耐電圧が零として得られる結果に帰
した所よりしても明らかであろう。
This means that ten semiconductor devices having the above-mentioned electrodes shown in FIG. (However, in this case, the thickness of the platinum-aluminum intermetallic compound layer 11 was approximately 350 OA).
, all 10 of the semiconductor devices having the above-mentioned electrodes in FIG. 1 are shown by lines connecting the circles in FIG.
Even after a temperature step of 00°C, the PN junction 5
Results were obtained in which the reverse voltage of For 10 pieces of the semiconductor device, as shown in FIG. 1, except that 3 is replaced with an aluminum layer,
When a similar temperature step stress test was conducted, as shown by the line connecting the x marks in Figure 2, all 10 of the semiconductor devices in this case underwent a temperature step of 375°C. This is clear from the results obtained assuming that the withstand voltage of the PN junction is zero.

又第1図にて上述せる本発明による電極を有する半導体
装置の場合、その電極3がアルミニウム層12を用いて
構成され、そしてそのアルミニウム層12が多結晶シリ
コンを母体とせる白金・硅化物層10上に配された白金
・アルミニウム系金属間化合物層11上に配されていて
外部に露呈しているので、そのアルミニウム層12に配
線導体をポンチ゛ンクすることが出来、そしてそのポン
チ゛ングは冒頭にて前述せる如く容易なものである。
Further, in the case of a semiconductor device having an electrode according to the present invention as described above in FIG. Since it is disposed on the platinum-aluminum intermetallic compound layer 11 disposed on the aluminum layer 10 and exposed to the outside, it is possible to punch the wiring conductor into the aluminum layer 12, and the punching is performed at the beginning. As mentioned above, it is easy.

この為第1図にて上述せる電極を有する半導体装置に於
けるその電極3への配線導体のボンデングが、電極がア
ルミニウム層のみでなる場合と同様に容易なものである
Therefore, bonding of a wiring conductor to the electrode 3 in a semiconductor device having the electrode described above in FIG. 1 is as easy as in the case where the electrode is made of only an aluminum layer.

又アルミニウム層12が図示の如く絶縁層9上に延長し
ているとしても、そのアルミニウム層12は冒頭にて前
述せる如く絶縁層9上に良好な付着性を有して得られる
ものである。
Also, even if the aluminum layer 12 extends over the insulating layer 9 as shown, the aluminum layer 12 is obtained with good adhesion to the insulating layer 9, as described at the outset.

更に絶縁層9上に延長せるアルミニウム層12を所要の
パターンを以って得べく、これをシリコン半導体基板1
上に被着せるアルミニウム層に対する選択的エツチング
処理により得るとしても、その選択的エツチング処理が
冒頭にて前述せる如く容易であるものである。
Furthermore, in order to obtain an aluminum layer 12 with a desired pattern that can be extended onto the insulating layer 9, this is formed on the silicon semiconductor substrate 1.
Even if it is obtained by selective etching of the aluminum layer deposited thereon, the selective etching is easy, as mentioned at the outset.

従って第1図にて上述せる本発明による電極を有する半
導体装置の場合、冒頭にて前述せる電極がアルミニウム
層のみでなる半導体装置の場合の利点を失うことがない
のである等の犬なる特徴を有するものである。
Therefore, in the case of a semiconductor device having an electrode according to the present invention as described above in FIG. It is something that you have.

同上述に於ては半導体ダイオードとしての機能の得られ
る電極を有する半導体装置に本発明を適用した場合の実
施例を述べたものであるが、要はシリコン半導体基板上
の所要の位置にこれとオーミックに連結して配された電
極を有するという種種の電極を有する半導体装置に本発
明を適用し得ること明らかであろう。
The above description describes an embodiment in which the present invention is applied to a semiconductor device having an electrode that can function as a semiconductor diode. It will be obvious that the present invention can be applied to semiconductor devices having various types of electrodes, including electrodes arranged in ohmic connection.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に依る電極を有する半導体装置の実施例
を示す路線的断面図、第2図はその温度ステップストレ
ス試験の結果及び従来の電極を有する半導体装置の同様
の結果を示す曲線図である。 図中1はシリコン半導体基板、2は電極連結位置、3は
電極、4は半導体層、5はPN接合、6は主面、7は半
導体領域、8は窓、9は絶縁層、10は多結晶シリコン
を母体とせる白金・硅化物層、11は白金・アルミニウ
ム系金属間化合物層、12はアルミニウム層を夫々示す
FIG. 1 is a linear cross-sectional view showing an embodiment of a semiconductor device having electrodes according to the present invention, and FIG. 2 is a curve diagram showing the results of a temperature step stress test thereof and similar results of a semiconductor device having conventional electrodes. It is. In the figure, 1 is a silicon semiconductor substrate, 2 is an electrode connection position, 3 is an electrode, 4 is a semiconductor layer, 5 is a PN junction, 6 is a main surface, 7 is a semiconductor region, 8 is a window, 9 is an insulating layer, and 10 is a multilayer Reference numeral 11 indicates a platinum/silicide layer based on crystalline silicon, a platinum/aluminum intermetallic compound layer, and 12 an aluminum layer.

Claims (1)

【特許請求の範囲】[Claims] 1 シリコン半導体基板上の所要の位置にこれとオーミ
ックに連結して配された電極を有する半導体装置に於て
、上記電極が、上記所要の位置にこれとオーミックに連
結して配された多結晶シリコンを母体とせる白金・硅化
物層と、該白金・硅化物層上にこれと連結して配された
白金・アルミニウム系金属間化合物層と、該白金・アル
ミニウム系金属間化合物層上にこれと連結して配された
アルミニウム層とよりなる事を特徴とする電極を有する
半導体装置。
1. In a semiconductor device having an electrode arranged at a required position on a silicon semiconductor substrate in ohmic connection with the silicon semiconductor substrate, the electrode is arranged in a polycrystalline manner at the required position in ohmic connection with the semiconductor device. A platinum/silicide layer having silicon as a matrix, a platinum/aluminum intermetallic compound layer disposed on the platinum/silicide layer in connection with the platinum/aluminum intermetallic compound layer, and a platinum/aluminum intermetallic compound layer disposed on the platinum/aluminum intermetallic compound layer. 1. A semiconductor device having an electrode comprising an aluminum layer disposed in connection with an aluminum layer.
JP53137130A 1978-11-07 1978-11-07 Semiconductor device with electrodes Expired JPS5827672B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53137130A JPS5827672B2 (en) 1978-11-07 1978-11-07 Semiconductor device with electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53137130A JPS5827672B2 (en) 1978-11-07 1978-11-07 Semiconductor device with electrodes

Publications (2)

Publication Number Publication Date
JPS5563864A JPS5563864A (en) 1980-05-14
JPS5827672B2 true JPS5827672B2 (en) 1983-06-10

Family

ID=15191513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53137130A Expired JPS5827672B2 (en) 1978-11-07 1978-11-07 Semiconductor device with electrodes

Country Status (1)

Country Link
JP (1) JPS5827672B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3574680A (en) * 1968-05-07 1971-04-13 Ibm High-low ohmic contact deposition method
JPS5113610A (en) * 1974-07-19 1976-02-03 Asahi Chemical Ind Hiryobotono uchikomisochi

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3574680A (en) * 1968-05-07 1971-04-13 Ibm High-low ohmic contact deposition method
JPS5113610A (en) * 1974-07-19 1976-02-03 Asahi Chemical Ind Hiryobotono uchikomisochi

Also Published As

Publication number Publication date
JPS5563864A (en) 1980-05-14

Similar Documents

Publication Publication Date Title
JPS61142739A (en) Manufacture of semiconductor device
US3632436A (en) Contact system for semiconductor devices
JPS63127551A (en) Manufacture of semiconductor device
JPH051623B2 (en)
JPH05343404A (en) Semiconductor device
JPS6364057B2 (en)
JPS62113421A (en) Manufacture of semiconductor device
JPS609159A (en) Semiconductor device
JPS5827672B2 (en) Semiconductor device with electrodes
JPH0864801A (en) Silicon carbide semiconductor element and its manufacture
JPS6381948A (en) Multilayer interconnection semiconductor device
JPH0515311B2 (en)
JP3324946B2 (en) MIM capacitor and its manufacturing method, and semiconductor device and its manufacturing method
JPS61290775A (en) Semiconductor device
JP3372109B2 (en) Semiconductor device
JPS61156872A (en) Semiconductor device
JP2945010B2 (en) Semiconductor device
JPH0648880Y2 (en) Semiconductor device
JPS5965476A (en) Semiconductor device
JPS5848459A (en) Semiconductor device
JPS6010674A (en) Manufacture of semiconductor element
JPH0682630B2 (en) Method for manufacturing multi-layer electrode of semiconductor device
JPS6151941A (en) Manufacture of electrode wiring film
JPS6133257B2 (en)
JP2822382B2 (en) Semiconductor device and manufacturing method thereof