JPH0682630B2 - Method for manufacturing multi-layer electrode of semiconductor device - Google Patents

Method for manufacturing multi-layer electrode of semiconductor device

Info

Publication number
JPH0682630B2
JPH0682630B2 JP14236389A JP14236389A JPH0682630B2 JP H0682630 B2 JPH0682630 B2 JP H0682630B2 JP 14236389 A JP14236389 A JP 14236389A JP 14236389 A JP14236389 A JP 14236389A JP H0682630 B2 JPH0682630 B2 JP H0682630B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
aluminum
semiconductor region
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14236389A
Other languages
Japanese (ja)
Other versions
JPH036817A (en
Inventor
博美 長谷川
正行 花岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP14236389A priority Critical patent/JPH0682630B2/en
Publication of JPH036817A publication Critical patent/JPH036817A/en
Publication of JPH0682630B2 publication Critical patent/JPH0682630B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明のダイオード、トランジスタ、IC等の半導体素子
の多層電極の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to a method for manufacturing a multilayer electrode of a semiconductor element such as a diode, a transistor, or an IC.

〔従来技術及び発明が解決しようとする課題〕[Problems to be Solved by Prior Art and Invention]

シリコン半導体素子(シリコン半導体チップ)上に、真
空蒸着によつてAl(アルミニウム)層とTi(チタン)層
とNi(ニツケル)層とから成る多層電極を形成すること
は公知である。このAl−Ti−Ni電極において、Al層はシ
リコン半導体素子との密着性が、接続すべき半導体領域
の導電型に関係なく良好に得られ、かつシリコン半導体
素子との間に良好なオーミツク接触が得られるコンタク
ト用金属層としての作用を有し、Ni層は半田の付着性が
良い半田付け用金属層としての作用を有し、Ti層はAl層
とNi層との間に介在して両層の密着性を向上させるグリ
ユー(糊)金属層としての作用を有する。このため、上
記Al−Ti−Ni電極は、リード電極の半田付けを良好に行
うことができると共に、半導体素子に対して密着性の良
い理想的な電極である。
It is known to form a multilayer electrode composed of an Al (aluminum) layer, a Ti (titanium) layer and a Ni (nickel) layer on a silicon semiconductor element (silicon semiconductor chip) by vacuum evaporation. In this Al-Ti-Ni electrode, the adhesion of the Al layer to the silicon semiconductor element is good regardless of the conductivity type of the semiconductor region to be connected, and there is good ohmic contact with the silicon semiconductor element. It has a function as a contact metal layer to be obtained, the Ni layer has a function as a soldering metal layer with good solder adhesion, and the Ti layer is interposed between the Al layer and the Ni layer. It has the function of a glue (glue) metal layer for improving the adhesion of the layer. Therefore, the Al-Ti-Ni electrode is an ideal electrode that allows good soldering of the lead electrode and has good adhesion to the semiconductor element.

本願発明者は、上記Al−Ti−Ni電極をプレーナ型PN接合
ダイオードの電極に適用し、その一態様としてNi層の外
周側に下層のAl層を延伸させて、このAl層を周知のフイ
ールドプレートとして機能させたAl−Ti−Ni電極の製作
を試みた。この場合、Al層は長期間の使用等により腐食
され易いため、また絶縁耐圧を損なう原因ともなり得る
ので、フイールドプレートとして働くAl層の外周部は保
護膜で被覆して信頼性を高めるのが望ましい。本願発明
者は、以下の2つの製造方法で上記Al−Ti−Ni電極を作
製した。第1の方法では、まず半導体素子の上面に熱酸
化膜を形成した後、この熱酸化膜の素子中央部をエツチ
ング除去する。次に、Al層とTi層とNi層とを順次真空蒸
着した後、Ni層とTi層の周囲をエツチング除去してフイ
ールドプレートとして機能するAl層を露出させる。次
に、露出したこのAl層の上面にCVD法(気相成長法)等
でシリコン酸化膜等から成る保護膜(絶縁膜)を形成す
る。第2の方法では、まず半導体素子の上面に熱酸化膜
を形成した後、その熱酸化膜の素子中央部をエツチング
して除去する。次に、Al層を真空蒸着した後、このAl層
の素子周辺側の上面にCVD法等でシリコン酸化膜等から
成る保護膜を形成する。次に、半導体素子の上面にTi層
とNi層を順次真空蒸着して、この蒸着層の素子周辺側を
エツチングして除去する。しかしながら、上記の2つの
製造方法で形成されたAl−Ti−Ni電極では以下のような
問題のあることが判明した。即ち、第1の方法では、保
護膜形成時にNi層の上面が酸化されて、その半田付着性
が損われてしまう。そこで、本願発明者は、上気Ni層の
酸化を取除くべく、Ni層の上面をエツチング処理するこ
とを試みた。しかしながら、Ni層は5000Å程度に薄く形
成するのが一般的であるから、酸化膜のみを選択的に除
去することは困難であり、付着性を十分に高めるために
酸化膜を十分に除去するとNi層を必要以上にエツチング
除去してしまうことがあつた。また、第2の方法では、
Al層の上面が保護膜形成時に酸化されて、Al層と上層の
Ti層との密着性が低下し、両層の間で剥離が生じること
があつた。この場合、Ti層を蒸着する前にAl層の上面を
エツチング処理すれば良いと考えられる。しかしなが
ら、これによつても剥離は十分に防止できず、歩留りは
あまり増大しなかつた。
The present inventor applied the above Al-Ti-Ni electrode to an electrode of a planar type PN junction diode, and as one mode thereof, stretching the lower Al layer on the outer peripheral side of the Ni layer, and forming this Al layer into a well-known field. We tried to make an Al-Ti-Ni electrode that functioned as a plate. In this case, the Al layer is likely to be corroded due to long-term use, etc., and it may also be a cause of impairing the withstand voltage. desirable. The inventor of the present application produced the Al-Ti-Ni electrode by the following two production methods. In the first method, first, a thermal oxide film is formed on the upper surface of the semiconductor element, and then the central portion of the thermal oxide film is removed by etching. Next, the Al layer, the Ti layer, and the Ni layer are sequentially vacuum-deposited, and then the periphery of the Ni layer and the Ti layer are removed by etching to expose the Al layer functioning as a field plate. Next, a protective film (insulating film) made of a silicon oxide film or the like is formed on the exposed upper surface of the Al layer by a CVD method (vapor phase growth method) or the like. In the second method, first, a thermal oxide film is formed on the upper surface of the semiconductor element, and then the central portion of the thermal oxide film is removed by etching. Next, after vacuum-depositing the Al layer, a protective film made of a silicon oxide film or the like is formed on the upper surface of the Al layer on the element peripheral side by a CVD method or the like. Next, a Ti layer and a Ni layer are sequentially vacuum-deposited on the upper surface of the semiconductor element, and the element peripheral side of this vapor deposition layer is etched and removed. However, it has been found that the Al-Ti-Ni electrode formed by the above two manufacturing methods has the following problems. That is, in the first method, the upper surface of the Ni layer is oxidized during the formation of the protective film, and the solder adhesion is impaired. Therefore, the inventor of the present application tried to etch the upper surface of the Ni layer in order to remove the oxidation of the upper Ni layer. However, since the Ni layer is generally formed as thin as about 5000 Å, it is difficult to selectively remove only the oxide film, and if the oxide film is sufficiently removed to sufficiently improve the adhesiveness, it is difficult to remove the Ni film. The layers may be removed by etching more than necessary. Also, in the second method,
The upper surface of the Al layer is oxidized when the protective film is formed,
The adhesion with the Ti layer was reduced, and peeling between the two layers occurred. In this case, it is considered that the upper surface of the Al layer may be etched before the Ti layer is deposited. However, even with this, peeling could not be sufficiently prevented, and the yield did not increase so much.

そこで、本発明は上記問題を解決する一手段を提供する
ことをその目的とする。
Therefore, an object of the present invention is to provide one means for solving the above problems.

〔課題を解決するための手段〕[Means for Solving the Problems]

上記目的を達成するための本発明は、少なくとも一方の
主面がシリコン半導体領域から成る半導体基板を用意す
る第1の工程と、前記半導体基板の一方の主面にアルミ
ニウムから成る第1の金属層を少なくともその一部が前
記シリコン半導体領域に接触するように形成する第2の
工程と、前記第1の金属層の外周部を絶縁膜で被覆する
第3の工程と、前記第1の金属層の上面にアルミニウム
から成る第2の金属層と、アルミニウム層及びニツケル
層に対して良好な接着性を有する金属層であり且つアル
ミニウムとニツケル以外の金属から成る第3の金属層
と、ニツケルから成る第4の金属層とを順次に蒸着で形
成する第4の工程とを有することを特徴とする半導体素
子の多層電極の製造方法に係わるものである。
The present invention for achieving the above object comprises a first step of preparing a semiconductor substrate having at least one main surface made of a silicon semiconductor region, and a first metal layer made of aluminum on one main surface of the semiconductor substrate. A second step of forming at least a part of the first metal layer in contact with the silicon semiconductor region, a third step of coating an outer peripheral portion of the first metal layer with an insulating film, and the first metal layer A second metal layer made of aluminum on the upper surface of the metal layer, a third metal layer having good adhesion to the aluminum layer and the nickel layer and made of a metal other than aluminum and nickel, and nickel. And a fourth step of sequentially forming a fourth metal layer by vapor deposition, which relates to a method for manufacturing a multilayer electrode of a semiconductor device.

また、フイールドプレート構造にする場合には、第1の
金属層の外周部の下に第2の絶縁膜を設け、第1の金属
層の外周部の上に第2の絶縁膜を設けることが望まし
い。
Further, in the case of the field plate structure, the second insulating film may be provided below the outer peripheral portion of the first metal layer and the second insulating film may be provided above the outer peripheral portion of the first metal layer. desirable.

〔作 用〕[Work]

請求項1に記載の発明によれば、アルミニウムから成る
第1の金属層の外周部が絶縁膜(保護膜)によつて被覆
されているので、第1の金属層の酸化及び腐食が防止さ
れると共に、第1の金属層の外周部における絶縁耐圧が
向上する。また、第1の金属層と第2の金属層がいずれ
もアルミニウムから成るので、第1の金属層と第2の金
属層の間に固溶層と呼べる層(固溶体領域)が形成され
て両層が良好に密着する。また、第2、第3及び第4の
金属層は異なつた金属材料から成るが途中に絶縁膜形成
工程をはさむことなく順次形成するので、第2の金属層
と第3の金属層との間及び第3の金属層と第4の金属層
の間の密着性が良好に得られる。
According to the invention of claim 1, since the outer peripheral portion of the first metal layer made of aluminum is covered with the insulating film (protective film), oxidation and corrosion of the first metal layer are prevented. In addition, the withstand voltage at the outer peripheral portion of the first metal layer is improved. Further, since both the first metal layer and the second metal layer are made of aluminum, a layer called a solid solution layer (solid solution region) is formed between the first metal layer and the second metal layer and both layers are formed. The layers adhere well. Further, the second, third and fourth metal layers are made of different metal materials, but they are sequentially formed without interposing the insulating film forming step, so that the second metal layer and the third metal layer are not formed. Also, good adhesion between the third metal layer and the fourth metal layer can be obtained.

請求項2に記載の発明によれば、第1の金属層の外周部
をフイールドプレートとして良好に機能させることがで
きる。
According to the second aspect of the invention, the outer peripheral portion of the first metal layer can be made to function favorably as a field plate.

〔第1の実施例〕 以下、本発明の第1の実施例に係わるプレーナ型PN接合
ダイオードの製造方法について説明する。
[First Embodiment] A method of manufacturing a planar type PN junction diode according to the first embodiment of the present invention will be described below.

第1図(E)に示す本実施例のプレーナ型PN接合ダイオ
ードを形成するには、まず、第1図(A)に示すような
シリコン(Si)から成る半導体基板1を用意する。この
半導体基板1は、第1の導電型のN+領域2と、その上面
に形成されたN領域3と、その上面が露出するようにN
領域3内に形成された第2の導電型のP+領域4及びN+
域5を有する。ここで、N領域3及びN+領域2はPN接合
ダイオードのカソード領域を構成し、P+領域4はアノー
ド領域を構成する。N+領域5はP+領域4から離間してそ
れを環状に包囲する。
In order to form the planar type PN junction diode of this embodiment shown in FIG. 1 (E), first, the semiconductor substrate 1 made of silicon (Si) as shown in FIG. 1 (A) is prepared. This semiconductor substrate 1 has an N + region 2 of the first conductivity type, an N region 3 formed on its upper surface, and an N region 3 so that its upper surface is exposed.
The second conductivity type P + region 4 and the N + region 5 are formed in the region 3. Here, the N region 3 and the N + region 2 form the cathode region of the PN junction diode, and the P + region 4 form the anode region. The N + region 5 is spaced apart from the P + region 4 and surrounds it in an annular shape.

次に、半導体基板1に酸化雰囲気中で熱処理を施して、
半導体基板1の上面全域に厚さ約1μmのシリコン酸化
膜を形成する。なお、このシリコン酸化膜はP+領域4及
びN+領域2の拡散の際に形成された熱酸化膜であつても
よい。続いて、このシリコン酸化膜の素子中央部及び素
子周辺部をエツチングして除去し、第1図(B)に示す
ように第1の絶縁膜としての第1のシリコン酸化膜6を
環状に残存させる。この第1のシリコン酸化膜6はN領
域3とP+領域4との間のPN接合7の表面露出部分を被覆
している。
Next, the semiconductor substrate 1 is heat-treated in an oxidizing atmosphere,
A silicon oxide film having a thickness of about 1 μm is formed on the entire upper surface of the semiconductor substrate 1. The silicon oxide film may be a thermal oxide film formed during the diffusion of P + region 4 and N + region 2. Subsequently, the element central portion and the element peripheral portion of the silicon oxide film are etched and removed, and the first silicon oxide film 6 as the first insulating film is left in a ring shape as shown in FIG. 1 (B). Let The first silicon oxide film 6 covers the exposed surface portion of the PN junction 7 between the N region 3 and the P + region 4.

次に、半導体基板1の上面全域に周知の真空蒸着法によ
り第1の金属層としてのAl層を形成する。続いて、この
蒸着Al層を部分的にエツチング除去し、第1図(C)に
示すように第1のAl層8とEQR(等電位リング)用Al層
9を残存させる。Al層8、9の厚さはどちらも約5μm
である。第1のAl層8の中央部分は、半導体基板1の上
面に露出したP+領域4の上面にオーミツク接触してい
る。第1のAl層8の外周部分は、第1のシリコン酸化膜
6の上に延在し、且つPN接合7の露出部を越えてN領域
3の上まで延在している。従つて、第1のAl層8の外周
部分は第1のシリコン酸化膜6を介してN領域3に隣接
し、周知のフイールドプレートとして作用してPN接合7
の周辺耐圧向上に寄与する。環状に残存しているEQR用A
l層9は、半導体基板1の上面に露出している環状のN+
領域5にオーミツク接触している。このAl層9とN+領域
5は周知のEQR(等電位リング)として作用し、PN接合
7の耐圧安定に寄与する。
Next, an Al layer as a first metal layer is formed on the entire upper surface of the semiconductor substrate 1 by a known vacuum deposition method. Subsequently, the vapor-deposited Al layer is partially removed by etching to leave the first Al layer 8 and the EQR (equipotential ring) Al layer 9 as shown in FIG. 1 (C). Al layers 8 and 9 both have a thickness of about 5 μm
Is. The central portion of the first Al layer 8 is in ohmic contact with the upper surface of the P + region 4 exposed on the upper surface of the semiconductor substrate 1. The outer peripheral portion of the first Al layer 8 extends over the first silicon oxide film 6 and over the exposed portion of the PN junction 7 and over the N region 3. Therefore, the outer peripheral portion of the first Al layer 8 is adjacent to the N region 3 through the first silicon oxide film 6 and acts as a well-known field plate to form the PN junction 7
Contributes to the improvement of the withstand voltage of the periphery. EQR A remaining in a ring
The l layer 9 is a ring-shaped N + layer exposed on the upper surface of the semiconductor substrate 1.
It is in ohmic contact with the area 5. The Al layer 9 and the N + region 5 act as a well-known EQR (equipotential ring) and contribute to the stable breakdown voltage of the PN junction 7.

次に、Al層8、9をシンタした後に又はしないまま、半
導体基板1の上面全域にCVD法により厚さ約1μmのシ
リコン酸化膜を形成した後、このシリコン酸化膜の素子
中央部と素子周辺部をエツチング除去して、第1図
(D)に示すような、第2の絶縁膜としての第2のシリ
コン酸化膜10を形成する。この第2のシリコン酸化膜10
は等電位リング用Al層9の上面全体とオーミツク電極用
の第1のAl層8の外周部分の上面を被覆する。第2のシ
リコン酸化膜10の素子中央部にはオーミツク電極用の第
1のAl層8を露出させるための開口11が形成されてい
る。なお、開口11はPN接合7の表面露出部よりも内側に
配設されている。
Next, after the Al layers 8 and 9 are sintered or not, a silicon oxide film with a thickness of about 1 μm is formed on the entire upper surface of the semiconductor substrate 1 by the CVD method, and then the central portion of the silicon oxide film and the periphery of the element are formed. The portion is removed by etching to form a second silicon oxide film 10 as a second insulating film as shown in FIG. 1 (D). This second silicon oxide film 10
Covers the entire upper surface of the equipotential ring Al layer 9 and the upper surface of the outer peripheral portion of the ohmic electrode first Al layer 8. An opening 11 for exposing the first Al layer 8 for ohmic electrodes is formed in the central portion of the second silicon oxide film 10. The opening 11 is arranged inside the exposed surface of the PN junction 7.

次に、第1のAl層8の上面に第2の金属層を真空蒸着す
るに先だつて第1のAl層8の上面をHF(弗化水素酸)系
のエツチング液でエツチング処理して、第2のシリコン
酸化膜10を形成する際に形成された酸化膜を除去する。
なお、第1のAl層8の上面の酸化膜が極薄であれば残存
してもよい。
Next, prior to vacuum-depositing the second metal layer on the upper surface of the first Al layer 8, the upper surface of the first Al layer 8 is etched with an HF (hydrofluoric acid) -based etching solution, The oxide film formed when forming the second silicon oxide film 10 is removed.
The oxide film on the upper surface of the first Al layer 8 may remain if it is extremely thin.

次に、半導体基板1の上面全域に第2のAl層とTi層とNi
層を順次真空蒸着した後、これら蒸着層の素子周辺部を
エツチング除去して、第1図(E)に示すように、第2
のAl層(第2の金属層)12とTi層(第3の金属層)13と
Ni層(第4の金属層)14を形成する。なお、Al層とTi層
とNi層は低圧雰囲気を維持した中で蒸着物質をAl、Ti、
Niに順次切換える方法、いわゆる連続蒸着方法で形成す
る。第2のAl層12とTi層13とNi層14の厚さは、それぞれ
5000Å、1000Å、5000Åとなつている。第2のAl層12は
開口11を通じて第1のAl層8に接触しており、Ti層13及
びNi層14と共に第1のAl層8に電気的に接続され、これ
等によつてアノード電極15が形成されている。第2のAl
層12、Ti層13及びNi層14の外周端は第2のシリコン酸化
膜10の開口11の縁から離間している。従つて、第2のAl
層12、Ti層13及びNi層14の外周側には第1のAl層8の表
面の一部が露出している。しかしながら、この露出部分
はわずかであるから、この部分の酸化や腐食が電極の特
性や信頼性に問題を与えることは無い。その後、300℃
〜400℃のシンタを行つて第1のAl層8と第2のAl層12
との密着性を高める。また、半導体基板1の下面には、
第1図(E)に示すようにTiとNiを連続して蒸着してN+
領域2とオーミツク接触するカソード電極16を形成す
る。
Next, a second Al layer, a Ti layer, and a Ni layer are formed on the entire upper surface of the semiconductor substrate 1.
After the layers are sequentially vacuum-deposited, the peripheral portions of these vapor-deposited layers are removed by etching to remove the second layer as shown in FIG. 1 (E).
Al layer (second metal layer) 12 and Ti layer (third metal layer) 13 of
A Ni layer (fourth metal layer) 14 is formed. The Al layer, the Ti layer, and the Ni layer were vapor deposited materials Al, Ti, and Ti while maintaining a low-pressure atmosphere.
It is formed by a method of sequentially switching to Ni, a so-called continuous vapor deposition method. The thicknesses of the second Al layer 12, Ti layer 13 and Ni layer 14 are respectively
It is 5000Å, 1000Å, 5000Å. The second Al layer 12 is in contact with the first Al layer 8 through the opening 11 and is electrically connected to the first Al layer 8 together with the Ti layer 13 and the Ni layer 14, thereby forming the anode electrode. 15 are formed. Second Al
The outer peripheral edges of the layer 12, the Ti layer 13 and the Ni layer 14 are separated from the edge of the opening 11 of the second silicon oxide film 10. Therefore, the second Al
A part of the surface of the first Al layer 8 is exposed on the outer peripheral side of the layer 12, the Ti layer 13, and the Ni layer 14. However, since this exposed portion is small, oxidation or corrosion of this portion does not pose a problem to the characteristics or reliability of the electrode. Then 300 ℃
The first Al layer 8 and the second Al layer 12 are sintered at a temperature of 400 ° C.
Improves adhesion with. In addition, on the lower surface of the semiconductor substrate 1,
As shown in Fig. 1 (E), Ti and Ni are continuously vapor-deposited to form N +
A cathode electrode 16 is formed in ohmic contact with the region 2.

本実施例の製造方法によれば以下の効果が得られる。According to the manufacturing method of this embodiment, the following effects can be obtained.

(1)第2のAl層12、Ti層13、Ni層14によつて覆われてい
ない第1のAl層8の外周部分が第2のシリコン酸化膜10
によつて被覆されてその腐食が防止されている。従つ
て、第1のAl層8はアノード電極及びフイールドプレー
トとして良好に機能する。また、第1のAl層8とEQR用A
l層9の間の絶縁耐圧を十分に大きくでき、絶縁耐圧不
足の問題は生じない。
(1) The outer peripheral portion of the first Al layer 8 which is not covered by the second Al layer 12, Ti layer 13, and Ni layer 14 is the second silicon oxide film 10
To prevent its corrosion. Therefore, the first Al layer 8 functions well as an anode electrode and a field plate. In addition, the first Al layer 8 and A for EQR
The withstand voltage between the I-layers 9 can be sufficiently increased, and the problem of insufficient withstand voltage does not occur.

(2)第1のAl層8を被覆する第2のシリコン酸化膜10を
形成した後にNi層14を形成するので、Ni層14の酸化が生
じない。従つて、Ni層14の半田付着性が良好に得られ
る。
(2) Since the Ni layer 14 is formed after forming the second silicon oxide film 10 that covers the first Al layer 8, the Ni layer 14 is not oxidized. Therefore, good solder adhesion of the Ni layer 14 can be obtained.

(3)第2のAl層12とTi層13とNi層14を連続蒸着するの
で、Al層12とTi層13の密着性及びTi層13とNi層14の密着
性が良好に得られる。また、第1のAl層8の形成工程と
第2のAl層12の形成工程との間にシリコン酸化膜10の形
成工程が介在しているが、第1及び第2のAl層8、12は
同一の金属層であるから、両層は良好に密着する。即
ち、第2のAl層12の形成前に第1のAl層8の表面を化学
処理した時に、たとえ第1のAl層8上に極薄の酸化膜が
残存していても、第1及び第2のAl層8、12はこれが固
溶してなる固溶体層によつて結合されるので、両層の密
着性は十分に高い。結果として、第1のAl層8と第2の
Al層12の間の剥離が防止されるし、Al層8の化学処理工
程を簡単化することができる。なお、第2のAl層12はTi
層13及びNi層14の蒸着工程を利用して連続蒸着で形成で
きるし、その厚さも5000Åであるから、これを設けるこ
とによつて製造工程がさほど複雑にならない。
(3) Since the second Al layer 12, the Ti layer 13 and the Ni layer 14 are continuously vapor-deposited, the adhesion between the Al layer 12 and the Ti layer 13 and the adhesion between the Ti layer 13 and the Ni layer 14 are excellently obtained. Further, although the step of forming the silicon oxide film 10 is interposed between the step of forming the first Al layer 8 and the step of forming the second Al layer 12, the first and second Al layers 8 and 12 are formed. Since they are the same metal layer, both layers adhere well. That is, even if an extremely thin oxide film remains on the first Al layer 8 when the surface of the first Al layer 8 is chemically treated before the formation of the second Al layer 12, the first and Since the second Al layers 8 and 12 are bonded by the solid solution layer formed by solid-solving the second Al layers 8 and 12, the adhesion between both layers is sufficiently high. As a result, the first Al layer 8 and the second Al layer 8
The peeling between the Al layers 12 is prevented, and the chemical treatment process of the Al layers 8 can be simplified. The second Al layer 12 is Ti
Since the layer 13 and the Ni layer 14 can be formed by continuous vapor deposition using the vapor deposition process and the thickness thereof is 5000 Å, the provision of this does not complicate the manufacturing process so much.

(4)平面的に見て、半田付着性の良いNi層14の外周側を
半田付着性の悪い第1のAl層8が隣接して包囲した形成
となつている。従つて、リード電極をNi層14に半田付け
した場合、半田がNi層14の上面にのみ広がり、半田がフ
イールドプレートとして働く第1のAl層8の外周部には
広がらない。結果として、電極の周辺部(ここではAl層
8の外周部)が半田の凝固に伴う引張応力等によつて剥
離する現象が生じないので、(3)項の効果と相俟つて機
械的強度の大きい多層電極を形成することができる。
(4) In plan view, the outer peripheral side of the Ni layer 14 having good solder adhesion is surrounded and surrounded by the first Al layer 8 having poor solder adhesion. Therefore, when the lead electrode is soldered to the Ni layer 14, the solder spreads only on the upper surface of the Ni layer 14, and the solder does not spread on the outer peripheral portion of the first Al layer 8 serving as a field plate. As a result, the phenomenon that the peripheral part of the electrode (here, the outer peripheral part of the Al layer 8) is not peeled off due to the tensile stress caused by the solidification of the solder, etc., the mechanical strength is combined with the effect of the item (3). It is possible to form a multi-layer electrode having a large size.

〔第2の実施例〕 次に、本発明に基づく第2の実施例のプレーナ型PN接合
ダイオードの製造方法を説明する。
[Second Embodiment] Next, a method for manufacturing a planar type PN junction diode according to a second embodiment of the present invention will be described.

本実施例では第2図に示すPN接合ダイオードを製造す
る。第2図のPN接合ダイオードを形成するには、第1の
実施例と同様に、まず第1図(A)に示す半導体基板1
を用意する。その後、この半導体基板1に第1の実施例
と同様の工程を施して第1図(D)に示す半導体基板1
を用意する。次に、この半導体基板1の上面全域にAl層
とTi層とNi層とを連続蒸着し、しかる後、これ等の蒸着
層をエツチングで選択的に除去し、第2図に示すよう
に、その外周側がシリコン酸化膜10の上面に延在する第
2のAl層12、Ti層13及びNi層14を形成する。なお、第2
のAl層12、Ti層13及びNi層14の外周端は第1のAl層8の
外周端よりも内側に位置する。第1及び第2のAl層8、
12、Ti層13、Ni層14はアノード電極15として機能し、第
1のAl層8のN領域3上面に延在する部分はフイールド
プレートとして機能する。なお、半導体基板1の下面
に、第1の実施例と同様にTiとNiとを連続蒸着してカソ
ード電極16を形成する。
In this embodiment, the PN junction diode shown in FIG. 2 is manufactured. In order to form the PN junction diode shown in FIG. 2, the semiconductor substrate 1 shown in FIG.
To prepare. Then, the semiconductor substrate 1 is subjected to the same steps as those in the first embodiment, and the semiconductor substrate 1 shown in FIG.
To prepare. Next, an Al layer, a Ti layer, and a Ni layer are continuously vapor-deposited on the entire upper surface of the semiconductor substrate 1, and then these vapor-deposited layers are selectively removed by etching. As shown in FIG. A second Al layer 12, a Ti layer 13 and a Ni layer 14 whose outer peripheral side extends to the upper surface of the silicon oxide film 10 are formed. The second
The outer peripheral edges of the Al layer 12, the Ti layer 13, and the Ni layer 14 are located inside the outer peripheral edge of the first Al layer 8. First and second Al layers 8,
12, the Ti layer 13, and the Ni layer 14 function as the anode electrode 15, and the portion of the first Al layer 8 extending to the upper surface of the N region 3 functions as a field plate. Note that Ti and Ni are continuously vapor-deposited on the lower surface of the semiconductor substrate 1 to form the cathode electrode 16, as in the first embodiment.

第2の実施例は、第1の実施例の(1)〜(3)項と同一の効
果を有する他に、第2のAl層12、Ti層13及びNi層14を選
択的に良好にエツチングすることができるという効果も
有する。即ち、第1の実施例では第1のAl層8と第2の
Al層12がエツチングされる領域において連続しているの
で、第1のAl層12を第1のAl層8との境界部分まで正確
にエツチングすることが難かしい。これに対し、第2の
実施例によれば、第1のAl層8と第2のAl層12との間の
一部にシリコン酸化膜10が介在しているので、第2のAl
層12を酸化膜10の界面まで制御よく容易にエツチングで
除去することができる。また、周辺での電極の剥離につ
いては、第2のAl層12と第2のシリコン酸化膜10との密
着性が比較的良好に得られるため、実用上問題にはなら
ない。
The second embodiment has the same effects as the items (1) to (3) of the first embodiment, and selectively and favorably the second Al layer 12, Ti layer 13 and Ni layer 14 are formed. It also has the effect of enabling etching. That is, in the first embodiment, the first Al layer 8 and the second Al layer 8
Since the Al layer 12 is continuous in the region to be etched, it is difficult to accurately etch the first Al layer 12 to the boundary with the first Al layer 8. On the other hand, according to the second embodiment, since the silicon oxide film 10 is present in a part between the first Al layer 8 and the second Al layer 12, the second Al
The layer 12 up to the interface of the oxide film 10 can be removed by etching easily with good control. Further, the peeling of the electrode at the periphery does not pose a practical problem because the adhesion between the second Al layer 12 and the second silicon oxide film 10 can be obtained relatively well.

〔変形例〕[Modification]

本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
The present invention is not limited to the above-mentioned embodiments, and the following modifications are possible, for example.

(1)第1の実施例において、シリコン酸化膜10の開口11
の縁に第2のAl層12の外周端が隣接するようにしてもよ
い。
(1) In the first embodiment, the opening 11 of the silicon oxide film 10
The outer peripheral edge of the second Al layer 12 may be adjacent to the edge of the.

(2)グリユー金属層としてTi層13の代わりにCr(クロ
ム)層を設けてもよい。
(2) Instead of the Ti layer 13, a Cr (chrome) layer may be provided as a green metal layer.

(3)第2の実施例において、Ti層13及びNi層像14を第2
のAl層12よりも内側に形成し、平面的に見て第2のAl層
12をTi層13及びNi層14の外周側に延在させてもよい。こ
の場合、半田はNi層14の上面にのみ広がり、Al層12の上
面には形成されないので、Al層12と第2のシリコン酸化
膜10との界面での剥離をより確実に防止することができ
る。この場合、第2のAl層12の周囲が露出した構造とな
るが、この第2のAl層12の露出部分はTi電極13と第1の
Al層8の電気的接続あるいはフイールドプレートとして
直接機能する部分ではないので、この部分の腐食が特性
に影響を与えることはほとんどない。また、第1のAl層
8の上面は第2のシリコン酸化膜10で被覆されているか
ら、第2のAl層12の腐食が第1のAl層8や半導体基板1
表面に影響を及ぼすことはない。
(3) In the second embodiment, the Ti layer 13 and the Ni layer image 14 are
Second Al layer formed inside the Al layer 12 of
12 may be extended to the outer peripheral side of the Ti layer 13 and the Ni layer 14. In this case, the solder spreads only on the upper surface of the Ni layer 14 and is not formed on the upper surface of the Al layer 12, so that peeling at the interface between the Al layer 12 and the second silicon oxide film 10 can be prevented more reliably. it can. In this case, the structure is such that the periphery of the second Al layer 12 is exposed, and the exposed portion of this second Al layer 12 is the same as the Ti electrode 13 and the first electrode.
Since it is not a portion which directly functions as an electrical connection or a field plate of the Al layer 8, corrosion of this portion hardly affects the characteristics. In addition, since the upper surface of the first Al layer 8 is covered with the second silicon oxide film 10, the corrosion of the second Al layer 12 causes the corrosion of the first Al layer 8 and the semiconductor substrate 1.
Does not affect the surface.

(4)第2のAl層12は第1のAl層8に固溶層によつて良好
に密着しているので、厚く形成しなくてもよい。真空蒸
着工程の短縮化も加味すると第2のAl層12の厚さは2μ
m以下望ましくは1μm以下で良い。
(4) The second Al layer 12 does not have to be formed thick because it adheres well to the first Al layer 8 by the solid solution layer. Considering the shortening of the vacuum deposition process, the thickness of the second Al layer 12 is 2μ.
m or less, preferably 1 μm or less.

(5)第1のAl層8を平面的に見てP+領域4の内側にのみ
形成する場合(フイールドプレートを設けない場合)に
も、本発明を適用することができる。
(5) The present invention can also be applied to the case where the first Al layer 8 is formed only inside the P + region 4 when viewed two-dimensionally (when the field plate is not provided).

〔発明の効果〕〔The invention's effect〕

以上のように、請求項1及び2の製造方法によれば、半
導体素子及び絶縁膜との密着性、半田の付着性、各層間
の密着性が良好に得られ、且つアルミニウムから成る第
1の金属層の外周部が絶縁膜によつて被覆されてその酸
化及び腐食が確実に防止された信頼性の高い多層電極を
歩留り良く且つ比較的容易に形成することができる。請
求項2の製造方法によれば、フイールドプレート効果を
良好に得ることができる。
As described above, according to the manufacturing method of the first and second aspects, the adhesiveness between the semiconductor element and the insulating film, the adhesiveness of the solder, and the adhesiveness between the respective layers can be satisfactorily obtained, and the first adhesive made of aluminum is used. It is possible to form a highly reliable multilayer electrode in which the outer peripheral portion of the metal layer is covered with the insulating film and the oxidation and corrosion of the metal layer are reliably prevented, with a good yield, and relatively easily. According to the manufacturing method of claim 2, the field plate effect can be satisfactorily obtained.

【図面の簡単な説明】[Brief description of drawings]

第1図(A)〜(E)は本発明の第1の実施例の半導体
装置の製造方法を工程順に説明するための断面図、 第2図は本発明の第2の実施例の半導体装置を示す断面
図である。 1……半導体基板、6……第1のシリコン酸化膜、8…
…第1のAl層、10……第2のシリコン酸化膜、12……第
2のAl層、13……Ti層、14……Ni層。
1A to 1E are cross-sectional views for explaining a method of manufacturing a semiconductor device according to a first embodiment of the present invention in the order of steps, and FIG. 2 is a semiconductor device according to a second embodiment of the present invention. FIG. 1 ... Semiconductor substrate, 6 ... First silicon oxide film, 8 ...
... first Al layer, 10 ... second silicon oxide film, 12 ... second Al layer, 13 ... Ti layer, 14 ... Ni layer.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】少なくとも一方の主面がシリコン半導体領
域から成る半導体基板を用意する第1の工程と、 前記半導体基板の一方の主面にアルミニウムから成る第
1の金属層を少なくともその一部が前記シリコン半導体
領域に接触するように形成する第2の工程と、 前記第1の金属層の外周部を絶縁膜で被覆する第3の工
程と、 前記第1の金属層の上面にアルミニウムから成る第2の
金属層と、アルミニウム層及びニツケル層に対して良好
な接着性を有する金属層であり且つアルミニウムとニツ
ケル以外の金属から成る第3の金属層と、ニツケルから
成る第4の金属層とを順次に蒸着で形成する第4の工程
と を有することを特徴とする半導体素子の多層電極の製造
方法。
1. A first step of preparing a semiconductor substrate having at least one main surface made of a silicon semiconductor region, and a first metal layer made of aluminum at least a part of which is provided on one main surface of the semiconductor substrate. A second step of forming so as to be in contact with the silicon semiconductor region; a third step of covering the outer peripheral portion of the first metal layer with an insulating film; and an aluminum upper surface of the first metal layer. A second metal layer, a metal layer having good adhesion to the aluminum layer and the nickel layer, and a third metal layer made of a metal other than aluminum and nickel, and a fourth metal layer made of nickel. And a fourth step of sequentially forming by vapor deposition.
【請求項2】少なくとも一方の主面がシリコンから成る
第1の導電型の第1の半導体領域である半導体基板を用
意する第1の工程と、 その上面を除いて前記第1の半導体領域に囲まれた前記
第1の導電型と反対の第2の導電型の第2の半導体領域
を形成すると共に、少なくとも前記第1の半導体領域と
前記第2の半導体領域とのPN接合の表面露出部及びその
近傍を被覆し、且つ前記第2の半導体領域を露出させる
開口を有している第1の絶縁膜を形成する第2の工程
と、 前記開口を通じて前記第2の半導体領域に接触すると共
に、前記第1の絶縁膜を介して少なくとも前記PN接合の
表面露出部及びその近傍の上部に位置するアルミニウム
から成る第1の金属層を形成する第3の工程と、 前記第1の金属層の外周部を被覆する第2の絶縁膜を形
成する第4の工程と、 前記第1の金属層の上面にアルミニウムから成る第2の
金属層と、アルミニウム層及びニツケル層に対して良好
な接着性を有する金属層であり且つアルミニウムとニツ
ケル以外の金属から成る第3の金属層と、ニツケルから
成る第4の金属層とを順次に形成する第5の工程と を有することを特徴とする半導体素子の多層電極の製造
方法。
2. A first step of preparing a semiconductor substrate in which at least one main surface is a first semiconductor region of a first conductivity type made of silicon, and the first semiconductor region except the upper surface is formed in the first semiconductor region. Forming an enclosed second semiconductor region of a second conductivity type opposite to the first conductivity type, and exposing a surface of a PN junction of at least the first semiconductor region and the second semiconductor region. And a second step of forming a first insulating film that covers the vicinity thereof and has an opening that exposes the second semiconductor region; and contacting the second semiconductor region through the opening. A third step of forming a first metal layer made of aluminum at least on a surface exposed portion of the PN junction and an upper portion in the vicinity thereof through the first insulating film, and Form a second insulating film that covers the outer periphery And a second metal layer made of aluminum on the upper surface of the first metal layer, a metal layer having good adhesion to the aluminum layer and the nickel layer, and other than aluminum and nickel. And a fifth step of sequentially forming a third metal layer made of the above metal and a fourth metal layer made of nickel, the method for producing a multilayer electrode of a semiconductor device.
JP14236389A 1989-06-05 1989-06-05 Method for manufacturing multi-layer electrode of semiconductor device Expired - Fee Related JPH0682630B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14236389A JPH0682630B2 (en) 1989-06-05 1989-06-05 Method for manufacturing multi-layer electrode of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14236389A JPH0682630B2 (en) 1989-06-05 1989-06-05 Method for manufacturing multi-layer electrode of semiconductor device

Publications (2)

Publication Number Publication Date
JPH036817A JPH036817A (en) 1991-01-14
JPH0682630B2 true JPH0682630B2 (en) 1994-10-19

Family

ID=15313644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14236389A Expired - Fee Related JPH0682630B2 (en) 1989-06-05 1989-06-05 Method for manufacturing multi-layer electrode of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0682630B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286197A (en) * 2004-03-30 2005-10-13 Shindengen Electric Mfg Co Ltd Semiconductor device and manufacturing method thereof
JP5434087B2 (en) * 2009-01-21 2014-03-05 トヨタ自動車株式会社 Semiconductor device and method of soldering the semiconductor device
CN110534564B (en) * 2019-08-30 2023-08-04 中国振华集团永光电子有限公司(国营第八七三厂) Manufacturing method of multi-layer metallization layer of diode chip

Also Published As

Publication number Publication date
JPH036817A (en) 1991-01-14

Similar Documents

Publication Publication Date Title
JPS62160763A (en) Manufacture of semiconductor device in which metal film withthick contact electrode is provided on semiconductor
US3939047A (en) Method for fabricating electrode structure for a semiconductor device having a shallow junction
KR930004717B1 (en) Semiconductor device
JP3339552B2 (en) Semiconductor device and manufacturing method thereof
JPS63177463A (en) Manufacture of contact electrode composed of fine structure for power semiconductor component
JPH0682630B2 (en) Method for manufacturing multi-layer electrode of semiconductor device
JP2687017B2 (en) Schottky barrier semiconductor device
JP3466543B2 (en) Schottky barrier type semiconductor device and manufacturing method thereof
TWI284419B (en) Schottky barrier diode and process
JPH0580157B2 (en)
JPH03101233A (en) Electrode structure and its manufacture
JP2717166B2 (en) Method for manufacturing semiconductor device
JPH0677467A (en) Schottky barrier semiconductor device
JPS61166070A (en) Schottky barrier type diode and manufacture thereof
JP3802211B2 (en) Electrode structure of semiconductor device and method of manufacturing electrode structure in semiconductor device
EP0266093B1 (en) Process of making a high power multi-layer semiconductive switching device with multiple parallel contacts
JPS61234074A (en) Schottky barrier type semiconductor device
JPS62219934A (en) Semiconductor device
JPS5984468A (en) Semiconductor device
JP3175761B2 (en) Method of manufacturing Schottky barrier semiconductor device
JPH04162532A (en) Semiconductor device
JP2750737B2 (en) Method for manufacturing semiconductor device
JPH05243323A (en) Semiconductor device and manufacturing method
JPS61111580A (en) Lamination-adhesion method for thin film
JPS61134063A (en) Semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees