JPS5827410A - トランジスタ合成幅器 - Google Patents
トランジスタ合成幅器Info
- Publication number
- JPS5827410A JPS5827410A JP56126182A JP12618281A JPS5827410A JP S5827410 A JPS5827410 A JP S5827410A JP 56126182 A JP56126182 A JP 56126182A JP 12618281 A JP12618281 A JP 12618281A JP S5827410 A JPS5827410 A JP S5827410A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- stage
- emitter
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複数の入力回路かあの信号をトランジスタ増幅
器の入力端に加えて合成増幅するトランジスタ合成増幅
回路に関するものである。
器の入力端に加えて合成増幅するトランジスタ合成増幅
回路に関するものである。
従来から使用されているトランジスタ合成増幅器の一例
として、四入力回路の3段増幅器からたる第1図につい
て説明する。この増幅器の構成を説明すると、−1二段
目のトランジスタ回路1.2は工tツタ接地、三段目の
トランジスタ回路3はエミッタホタ=からなシ、各段の
トランジスタ回路1〜3は直流阻止用コンデンサ4〜7
で結合される・四入力回路9〜12からの信号は合成さ
れ、直流阻止コンデンサ4を通シ1段目トランジスタ回
路lのベースへ入力される。出力信号は3段目トランジ
スタのエイツタから直流阻止コンデンサ7、出力インピ
ーダンス整合用抵抗8を通シ出力されるとのエミッタ接
地回路2において、トランジスタのベースのインピーダ
ンスが高いため、入力端子9からの入力信号は他の入力
端子11〜12への方向性が取れず、入力端子9の終端
条件により出力レベルが異なシ、また入力端子9のリタ
ーンロスを良くすることが出来ない欠点がある。
として、四入力回路の3段増幅器からたる第1図につい
て説明する。この増幅器の構成を説明すると、−1二段
目のトランジスタ回路1.2は工tツタ接地、三段目の
トランジスタ回路3はエミッタホタ=からなシ、各段の
トランジスタ回路1〜3は直流阻止用コンデンサ4〜7
で結合される・四入力回路9〜12からの信号は合成さ
れ、直流阻止コンデンサ4を通シ1段目トランジスタ回
路lのベースへ入力される。出力信号は3段目トランジ
スタのエイツタから直流阻止コンデンサ7、出力インピ
ーダンス整合用抵抗8を通シ出力されるとのエミッタ接
地回路2において、トランジスタのベースのインピーダ
ンスが高いため、入力端子9からの入力信号は他の入力
端子11〜12への方向性が取れず、入力端子9の終端
条件により出力レベルが異なシ、また入力端子9のリタ
ーンロスを良くすることが出来ない欠点がある。
第2図は従来の他のトランジスタ合成増幅回路の一例で
ある0各入力端子9〜12からの信号はハイブリット回
路13〜15で合成され、三段増幅器のベースへ入力し
たものである。この場合は入力信号を合成するためにハ
イブリット回路13〜15を使用しているため、各人力
信号間の方向性が取れず、入力信号のリターンロスが良
くないという欠点は除去されるが、ハイブリット・回路
13−15による損失が発生すること、ハイブリット回
路の価格が高く、かつその実装面積を広く必要とする等
の欠点がある@ 本発明の目的は、これら欠点を除去し、人力信号間の方
向性およびリターンロスを改善したトランジスタ合成増
幅回路を提供することKある。
ある0各入力端子9〜12からの信号はハイブリット回
路13〜15で合成され、三段増幅器のベースへ入力し
たものである。この場合は入力信号を合成するためにハ
イブリット回路13〜15を使用しているため、各人力
信号間の方向性が取れず、入力信号のリターンロスが良
くないという欠点は除去されるが、ハイブリット・回路
13−15による損失が発生すること、ハイブリット回
路の価格が高く、かつその実装面積を広く必要とする等
の欠点がある@ 本発明の目的は、これら欠点を除去し、人力信号間の方
向性およびリターンロスを改善したトランジスタ合成増
幅回路を提供することKある。
本発明は、初段のトランジスタ回路をペース接地型とし
最終段のトランジスタ回路の出方から帰還回路を介して
この初段のトランジスタ回路(Q エイツタに帰還した
トランジスタ多段増@器と、複数の入力信号をそれぞれ
久方整合インピーダンスを介して合成し前記初段のトラ
ンジスタ回路のエイツタに入力する入力回路とを含むト
ランジスタ合成増S器にある。
最終段のトランジスタ回路の出方から帰還回路を介して
この初段のトランジスタ回路(Q エイツタに帰還した
トランジスタ多段増@器と、複数の入力信号をそれぞれ
久方整合インピーダンスを介して合成し前記初段のトラ
ンジスタ回路のエイツタに入力する入力回路とを含むト
ランジスタ合成増S器にある。
以下図面によル本発明の詳細な説明する・第3図は本発
明の実施例の回路図である。この実施例は、一段目のト
ランジスタ回路20がベース接地、二段目のトランジス
タ回路21がエイツタ接地、三段目のトランジスタ回路
22がエンツタホロワ−から構成葛れ、各段のトランジ
スタ回路間の接続は直流阻止することなく前段トランジ
スタ回路のコレクターから次段トランジスタ回路のベー
スへ直接接続されるこの増幅器全体の帰還は三段目のト
ランジスタ回路22のエミッタから帰還抵抗23全通し
て一段目のトランジスタ回路20(2)エイツタへ接続
される。この増幅器の出力は三段目のトランジスタ回路
22のエミッタから直流阻止コンデンサ7、出力インピ
ーダンス整合用抵抗8全通して出力される。
明の実施例の回路図である。この実施例は、一段目のト
ランジスタ回路20がベース接地、二段目のトランジス
タ回路21がエイツタ接地、三段目のトランジスタ回路
22がエンツタホロワ−から構成葛れ、各段のトランジ
スタ回路間の接続は直流阻止することなく前段トランジ
スタ回路のコレクターから次段トランジスタ回路のベー
スへ直接接続されるこの増幅器全体の帰還は三段目のト
ランジスタ回路22のエミッタから帰還抵抗23全通し
て一段目のトランジスタ回路20(2)エイツタへ接続
される。この増幅器の出力は三段目のトランジスタ回路
22のエミッタから直流阻止コンデンサ7、出力インピ
ーダンス整合用抵抗8全通して出力される。
各入力端子9〜12からの信号は入力インピーダンス整
合用抵抗24〜27を通って合成され、直流阻止コンデ
ンサ4を通シ一段目のトランジスタ回路20のエイツタ
へ接続される。ベース接地でしかも全体に帰還を掛けた
回路において工<ツタを見たインピーダンスは非常に低
インピーダンスであるため、各入力端子から増幅器を見
たインピーダンスは入力インピーダンス整合用抵抗24
〜27と同一になシ、入力リターンロスは入力インと−
ダンス整合抵抗24〜27の値によシ決定される。また
人力信号間の方向性はエイツタの内部抵抗をr、入力イ
ンピーダンス整合抵抗を3o。
合用抵抗24〜27を通って合成され、直流阻止コンデ
ンサ4を通シ一段目のトランジスタ回路20のエイツタ
へ接続される。ベース接地でしかも全体に帰還を掛けた
回路において工<ツタを見たインピーダンスは非常に低
インピーダンスであるため、各入力端子から増幅器を見
たインピーダンスは入力インピーダンス整合用抵抗24
〜27と同一になシ、入力リターンロスは入力インと−
ダンス整合抵抗24〜27の値によシ決定される。また
人力信号間の方向性はエイツタの内部抵抗をr、入力イ
ンピーダンス整合抵抗を3o。
入力信号電E tVlmとすれば、この人力信号tEE
■x屓が他の入力信号端子に出力される電圧VIGは次
式で表わされる Vs * ws ]「X Vs w 前に説明し良様にr(4o)<: ルOであるから、他
の入力信号端子に出力される電圧vtoは入力信号電圧
Vl11に影蕃ないことになシ、入力端子間の方向性が
取れる。
■x屓が他の入力信号端子に出力される電圧VIGは次
式で表わされる Vs * ws ]「X Vs w 前に説明し良様にr(4o)<: ルOであるから、他
の入力信号端子に出力される電圧vtoは入力信号電圧
Vl11に影蕃ないことになシ、入力端子間の方向性が
取れる。
ζont幅回路の利得GL、帰還抵抗R1とすると
R!
G譚t+−77
で決定される所定利得を得ることが出来る。
以上説明した様に、本発明によれば、所定の利得を有し
、入力のリターンロスが取れ、入力信号間の方向性が堆
れ、入力の終端条件によ〕利得が変化することのないト
ランジスタ合成増幅器が得られる。さらに、この増幅器
は実装面積が少く、また入力整合抵抗で合成するため安
価に構成できるO 第4図は本発明の他の実施例の回路図で、トランジスタ
合成分配増幅回路を示している0この入力合成回路及び
増幅回路は第3図のと同様でToシ、出力回路が三段目
のトランジスタ回路22の工(ツタから直流阻止コンデ
ンサ7を通りて四出力回路に分割され各出力インピーダ
ンス整合抵抗28〜31を通ル出力する。エミッタホロ
ワ−回路22の出力インピーダンスは非常に低いため出
力インピーダンスは出力インピーダンス整合抵抗28〜
31の値によシ決定される。この回路L1出力信号間の
方向性が取れ、出力のリターンロスが取れ、出力の終端
条件により利得が変化する仁とはない等の特徴がある0
、入力のリターンロスが取れ、入力信号間の方向性が堆
れ、入力の終端条件によ〕利得が変化することのないト
ランジスタ合成増幅器が得られる。さらに、この増幅器
は実装面積が少く、また入力整合抵抗で合成するため安
価に構成できるO 第4図は本発明の他の実施例の回路図で、トランジスタ
合成分配増幅回路を示している0この入力合成回路及び
増幅回路は第3図のと同様でToシ、出力回路が三段目
のトランジスタ回路22の工(ツタから直流阻止コンデ
ンサ7を通りて四出力回路に分割され各出力インピーダ
ンス整合抵抗28〜31を通ル出力する。エミッタホロ
ワ−回路22の出力インピーダンスは非常に低いため出
力インピーダンスは出力インピーダンス整合抵抗28〜
31の値によシ決定される。この回路L1出力信号間の
方向性が取れ、出力のリターンロスが取れ、出力の終端
条件により利得が変化する仁とはない等の特徴がある0
第1図、第2図は従来のト2ンジスタ合成増幅器の回路
図、第3図は本発明の実施例の回路図、第4図は本発明
の第2の実施例の回路図である。 図において、1,2,21・・・・・・エミッタ接地回
路、3.22・・・・・・エミッタホロワ−回路、4〜
7・・・・・・直流阻止コンデンサ、9〜12・・・・
・・入力信号端子、8.28〜31・・・・・・出力イ
ンピーダンス整合用抵抗、13〜15・・・・・・ハイ
ブリット回路、20・・・・・・ベース接地回路、23
・・・・・・帰還抵抗、24〜27・・・・・・入力イ
ンピーダンス整合用抵抗である。 第f図
図、第3図は本発明の実施例の回路図、第4図は本発明
の第2の実施例の回路図である。 図において、1,2,21・・・・・・エミッタ接地回
路、3.22・・・・・・エミッタホロワ−回路、4〜
7・・・・・・直流阻止コンデンサ、9〜12・・・・
・・入力信号端子、8.28〜31・・・・・・出力イ
ンピーダンス整合用抵抗、13〜15・・・・・・ハイ
ブリット回路、20・・・・・・ベース接地回路、23
・・・・・・帰還抵抗、24〜27・・・・・・入力イ
ンピーダンス整合用抵抗である。 第f図
Claims (1)
- 初段のトランジスタ回路をベース接地型とし最終段のト
ランジスタ回路の出力から帰還回路を介してこの初段の
トランジスタ回路のエミッタへ帰還したトランジスタ多
段増幅器と、複数の入力信号をそれぞれ入力整合インピ
ーダンスを介して合成し前記初段のトランジスタ回路の
工iy夕に入力する入力回路とを含むトランジスタ合成
増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56126182A JPS5827410A (ja) | 1981-08-12 | 1981-08-12 | トランジスタ合成幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56126182A JPS5827410A (ja) | 1981-08-12 | 1981-08-12 | トランジスタ合成幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5827410A true JPS5827410A (ja) | 1983-02-18 |
Family
ID=14928712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56126182A Pending JPS5827410A (ja) | 1981-08-12 | 1981-08-12 | トランジスタ合成幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5827410A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS495343B1 (ja) * | 1969-02-27 | 1974-02-06 |
-
1981
- 1981-08-12 JP JP56126182A patent/JPS5827410A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS495343B1 (ja) * | 1969-02-27 | 1974-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2579371B2 (ja) | 高周波信号用の電力分配/合成器 | |
US4216431A (en) | Integrated circuit for frequency conversion | |
US4172238A (en) | Differential amplifiers | |
US4406990A (en) | Direct coupled DC amplification circuit | |
JPS60229502A (ja) | 電力分配回路 | |
JP2741210B2 (ja) | 電気信号増幅装置 | |
US2618711A (en) | Phase inverter amplifier | |
JPS5827410A (ja) | トランジスタ合成幅器 | |
US4157512A (en) | Electronic circuitry having transistor feedbacks and lead networks compensation | |
US4275417A (en) | Aperture correction signal processing circuit | |
US4575650A (en) | Signal translating circuit with compensated transient response | |
JPS62256504A (ja) | 広帯域増幅器 | |
JPH08279717A (ja) | 光受信器の前置増幅回路 | |
US4045745A (en) | Low-frequency power amplifier | |
US5796853A (en) | Speaker and amplifier system | |
JPH0227807A (ja) | 電子回路 | |
JPH11205087A (ja) | インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 | |
JP2982188B2 (ja) | 差動増幅回路 | |
JPH0125040Y2 (ja) | ||
JP2983996B2 (ja) | 直流分カット回路 | |
JP2816343B2 (ja) | 容量マルチプライヤ回路 | |
JPH0241929Y2 (ja) | ||
JPS605643Y2 (ja) | 信号切換回路 | |
JPS58516U (ja) | グラフイツク・イコライザ回路 | |
JPS628573Y2 (ja) |