JPS5827410A - トランジスタ合成幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は複数の入力回路かあの信号をトランジスタ増幅
器の入力端に加えて合成増幅するトランジスタ合成増幅
回路に関するものである。

従来から使用されているトランジスタ合成増幅器の一例
として、四入力回路の３段増幅器からたる第１図につい
て説明する。この増幅器の構成を説明すると、−１二段
目のトランジスタ回路１．２は工ｔツタ接地、三段目の
トランジスタ回路３はエミッタホタ＝からなシ、各段の
トランジスタ回路１〜３は直流阻止用コンデンサ４〜７
で結合される・四入力回路９〜１２からの信号は合成さ
れ、直流阻止コンデンサ４を通シ１段目トランジスタ回
路ｌのベースへ入力される。出力信号は３段目トランジ
スタのエイツタから直流阻止コンデンサ７、出力インピ
ーダンス整合用抵抗８を通シ出力されるとのエミッタ接
地回路２において、トランジスタのベースのインピーダ
ンスが高いため、入力端子９からの入力信号は他の入力
端子１１〜１２への方向性が取れず、入力端子９の終端
条件により出力レベルが異なシ、また入力端子９のリタ
ーンロスを良くすることが出来ない欠点がある。

第２図は従来の他のトランジスタ合成増幅回路の一例で
ある０各入力端子９〜１２からの信号はハイブリット回
路１３〜１５で合成され、三段増幅器のベースへ入力し
たものである。この場合は入力信号を合成するためにハ
イブリット回路１３〜１５を使用しているため、各人力
信号間の方向性が取れず、入力信号のリターンロスが良
くないという欠点は除去されるが、ハイブリット・回路
１３−１５による損失が発生すること、ハイブリット回
路の価格が高く、かつその実装面積を広く必要とする等
の欠点がある＠ 本発明の目的は、これら欠点を除去し、人力信号間の方
向性およびリターンロスを改善したトランジスタ合成増
幅回路を提供することＫある。

本発明は、初段のトランジスタ回路をペース接地型とし
最終段のトランジスタ回路の出方から帰還回路を介して
この初段のトランジスタ回路（Ｑ　エイツタに帰還した
トランジスタ多段増＠器と、複数の入力信号をそれぞれ
久方整合インピーダンスを介して合成し前記初段のトラ
ンジスタ回路のエイツタに入力する入力回路とを含むト
ランジスタ合成増Ｓ器にある。

以下図面によル本発明の詳細な説明する・第３図は本発
明の実施例の回路図である。この実施例は、一段目のト
ランジスタ回路２０がベース接地、二段目のトランジス
タ回路２１がエイツタ接地、三段目のトランジスタ回路
２２がエンツタホロワ−から構成葛れ、各段のトランジ
スタ回路間の接続は直流阻止することなく前段トランジ
スタ回路のコレクターから次段トランジスタ回路のベー
スへ直接接続されるこの増幅器全体の帰還は三段目のト
ランジスタ回路２２のエミッタから帰還抵抗２３全通し
て一段目のトランジスタ回路２０（２）エイツタへ接続
される。この増幅器の出力は三段目のトランジスタ回路
２２のエミッタから直流阻止コンデンサ７、出力インピ
ーダンス整合用抵抗８全通して出力される。

各入力端子９〜１２からの信号は入力インピーダンス整
合用抵抗２４〜２７を通って合成され、直流阻止コンデ
ンサ４を通シ一段目のトランジスタ回路２０のエイツタ
へ接続される。ベース接地でしかも全体に帰還を掛けた
回路において工＜ツタを見たインピーダンスは非常に低
インピーダンスであるため、各入力端子から増幅器を見
たインピーダンスは入力インピーダンス整合用抵抗２４
〜２７と同一になシ、入力リターンロスは入力インと−
ダンス整合抵抗２４〜２７の値によシ決定される。また
人力信号間の方向性はエイツタの内部抵抗をｒ、入力イ
ンピーダンス整合抵抗を３ｏ。

入力信号電Ｅ　ｔＶｌｍとすれば、この人力信号ｔＥＥ
■ｘ屓が他の入力信号端子に出力される電圧ＶＩＧは次
式で表わされる Ｖｓ　＊　ｗｓ　］「Ｘ　Ｖｓ　ｗ 前に説明し良様にｒ（４ｏ）＜：　ルＯであるから、他
の入力信号端子に出力される電圧ｖｔｏは入力信号電圧
Ｖｌ１１に影蕃ないことになシ、入力端子間の方向性が
取れる。

ζｏｎｔ幅回路の利得ＧＬ、帰還抵抗Ｒ１とすると Ｒ！ Ｇ譚ｔ＋−７７ で決定される所定利得を得ることが出来る。

以上説明した様に、本発明によれば、所定の利得を有し
、入力のリターンロスが取れ、入力信号間の方向性が堆
れ、入力の終端条件によ〕利得が変化することのないト
ランジスタ合成増幅器が得られる。さらに、この増幅器
は実装面積が少く、また入力整合抵抗で合成するため安
価に構成できるＯ 第４図は本発明の他の実施例の回路図で、トランジスタ
合成分配増幅回路を示している０この入力合成回路及び
増幅回路は第３図のと同様でＴｏシ、出力回路が三段目
のトランジスタ回路２２の工（ツタから直流阻止コンデ
ンサ７を通りて四出力回路に分割され各出力インピーダ
ンス整合抵抗２８〜３１を通ル出力する。エミッタホロ
ワ−回路２２の出力インピーダンスは非常に低いため出
力インピーダンスは出力インピーダンス整合抵抗２８〜
３１の値によシ決定される。この回路Ｌ１出力信号間の
方向性が取れ、出力のリターンロスが取れ、出力の終端
条件により利得が変化する仁とはない等の特徴がある０

【図面の簡単な説明】

第１図、第２図は従来のト２ンジスタ合成増幅器の回路
図、第３図は本発明の実施例の回路図、第４図は本発明
の第２の実施例の回路図である。 図において、１，２，２１・・・・・・エミッタ接地回
路、３．２２・・・・・・エミッタホロワ−回路、４〜
７・・・・・・直流阻止コンデンサ、９〜１２・・・・
・・入力信号端子、８．２８〜３１・・・・・・出力イ
ンピーダンス整合用抵抗、１３〜１５・・・・・・ハイ
ブリット回路、２０・・・・・・ベース接地回路、２３
・・・・・・帰還抵抗、２４〜２７・・・・・・入力イ
ンピーダンス整合用抵抗である。 第ｆ図

Claims (1)

【特許請求の範囲】
1. 初段のトランジスタ回路をベース接地型とし最終段のト
   ランジスタ回路の出力から帰還回路を介してこの初段の
   トランジスタ回路のエミッタへ帰還したトランジスタ多
   段増幅器と、複数の入力信号をそれぞれ入力整合インピ
   ーダンスを介して合成し前記初段のトランジスタ回路の
   工ｉｙ夕に入力する入力回路とを含むトランジスタ合成
   増幅器。