JPS5826693B2

JPS5826693B2 - センキヨクソウチ

Info

Publication number: JPS5826693B2
Application number: JP50140570A
Authority: JP
Inventors: 久男岡田; 尚雄茂木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1975-11-22
Filing date: 1975-11-22
Publication date: 1983-06-04
Also published as: GB1520849A; AU500383B2; NL187881C; DE2652963C2; NL7613001A; NL187881B; AU1986976A; FR2332652A1; CA1057432A; DE2652963A1; US4079420A; JPS5264201A; FR2332652B1

Description

【発明の詳細な説明】本発明は、同調素子として可変容量ダイオードなどの電
圧制御型可変リアクタンス素子を用いた電子同調チュー
ナの選局装置に関し、特に予めメモリーに局のそれぞれ
に対応した選局２進コードを書き込んでおき、選局時、
このメモリーから選択したチャンネルに応じた２進コー
ドを取出してこれをアナログ電圧に変換し、このアナロ
グ電圧を電子同調チューナに供給して選択したチャンネ
ルを受信するようにしたものにおいて、特に同調状態を
広い範囲にわたって検出することにより、メモリーの選
局コードを適宜変更することができるようにしたもので
ある。

以下、本発明の一例を、カラーテレビジョン受像機の選
局装置の場合を例にとって、図について説明しよう。

第１図は選局装置の全体の構成を示すもので、１０はク
ロックパルス発生器で、例えば周波数が４ＭＨｚの従
って周期τが０．２５μＳｅｅのクロックパルスＡ。

カ得うれる。２０はこのクロックパルスＡｏをカウント
するタイミングカウンタで、周期が０、５ｐｓｅｃで
パルス幅がｒ＝０．２５ｐｓｅｃのパルスＡ１か
ら周期が４．０９６ｍ５ｅｃでパルス幅が２．０４８
ｍ５ｅ：のパルスＡ１４までの順次分周されたパルスＡ
１〜Ａ１４によって１４ビツトのコードを形成し、従っ
てそのコードの状態はＴ＝＝４．９９６ｍ５ｅｃを一
巡周期として２１４＝１６３８４通りに変化する。

３０はチャンネルメモリーで、例えば１６個の受信チャ
ンネルに対応したアドレスを有しており、各アドレスに
は、そのチャンネルに対応した１４ビツトの選局コード
と、そのチャンネルがＶＨＦ放送のローチャンネルであ
るかハイチャンネルであるかまたはＵＨＦ放送であるか
を示すバンド指示信号とがメモリーしうるようになって
いる。

このチャンネルメモリー３０は、後述のプログラム操作
によりその各アドレスにチャンネルに対応した選局コー
ドとバンド指示信号がメモリーされた後は電源が遮断さ
れてもその内容が保持されるようになされている。

４０はアドレス指定回路で、アドレス指定用の即ちそれ
ぞれ所望のチャンネルに対応させられるべき例えば１６
個のスイッチ８１〜Ｓ１６とこの各スイッチ８１〜Ｓ１
６に対応した表示ネオン管Ｎ０〜Ｎ１６と、４ビツトの
コードよりなるアドレス指定信号を得るアドレスカウン
タ４１と、このアドレスカウンタ４１よりのアドレス指
定信号に応じて１６個の出力線Ｌ１〜Ｌ１６のうちのい
ずれか１つに「０」なる出力を発生させるデコーダ４２
とを有しており、スイッチ８１〜Ｓ１６の一端はデコー
ダ４２の出力線Ｌ１〜”１６にそれぞれ接続され、他端
は共通に結線されてスイッチングトランジスタ４３のベ
ース側に接続され、またネオン管Ｎ１〜Ｎ１６はデコー
ダ４２の出力線Ｌ１〜Ｌ１６にそれぞれ接続され、トラ
ンジスタ４３のコレクタ出力がインバータ４４に供給さ
れ、その出力が上述のタイミングカウンタ２０よりの周
期が０．１２８ｍ５ｅｃのパルスＡ９とともにナンド
回路４５に供給され、その出力がアドレスカウンタ４１
に供給されてこれが「Ｏ」となる毎にカウンタ４１が歩
進する。

そしてこのアドレスカウンタ４１よりのアドレス指定信
号がチャンネルメモリ３０に供給される。

５０はバンド指示信号形成回路で、ＶＨＦのローチャン
ネル用スイッチＳＬ１ハイチャンネル用スイッチＳＨ及
びＵＨＦ用スイッチＳＵの一端がそれぞれ接地され、他
端に得られる信号がインバータ５１Ｌ、５１Ｈ及び５１
Ｕをそれぞれ通じ、ナンド回路５２Ｌ、５２Ｈ及び５２
Ｕをそれぞれ通じてメモリー５３に供給され、メモリー
５３よりバンド指示信号がチャンネルメモリー３０に供
給される。

６０はチャンネルメモリー制御回路で、モード切換スイ
ッチ６１と、書き込み用スイッチ６２が設けられており
、スイッチ６１は、プログラム時、即ち予めチャンネル
メモリー３０の各アドレスにチャンネルに対応した選局
コードとバンド指示信号をメモリーすべきときには正の
電圧が得られる接点ａ側に切換えられ、選局時には接地
された接点す側に切換えられるもので、このスイッチ６
１よりの信号ＰＡがナンド回路６３に供給され、また書
き込み用スイッチ６２の一端が接地され、他端に得られ
る信号がインバークロ４を通じてナンド回路６３に供給
され、ナンド回路６３の出力が後述の書き換え指令信号
ＰＭ及びＰＮとともにナンド回路６５に供給され、その
出力がインバータ６６を通じて指令信号形成回路６７に
供給され、スイッチ６１の切換状態に応じて回路６７よ
りチャンネルメモリー３０に書き込みあるいは読み出し
の指令信号が供給される。

またスイッチ６１よりの信号ＰＡは上述のバンド指示信
号形成回路５０のナンド回路５２Ｌ、５２Ｈ及び５２Ｕ
に供給される。

７０は選局コード発生用カウンタで、プログラム時には
後述の掃引パルスをカウントとし１４ビツトの選局コー
ド８０〜Ｂ１４を発生してこれをチャンネルメモリー３
０に供給し、一方チャンネルメモリー制御回路６０のモ
ード切換スイッチ６１よりの信号ＰＡがインバータ７１
を通じてナンド回路７２に供給され、またアドレス指定
回路４０のスイッチングトランジスタ４３のコレクタ出
力及び電源電圧の立上りを検出する時定数回路７３のト
ランジスタ７４のコレクタ出力が単安定マルチバイブレ
ーク７５に供給され、単安定マルチバイブレーク７５の
出力がナンド回路７２に供給され、ナンド回路７２に得
られるパルスＰＢがこの選局コード発生用カウンタ７０
に供給されて、選局時には各選局操作ごとにチャンネル
メモリー３０より読み出された１４ビツトの選局コード
Ｃ１〜Ｃ１４がこの選局コード発生用カウンタ７０に供
給されてこれがそのままカウンタ７０の出力コート８１
〜Ｂ１４とされる。

このパルスＰＢはインバータ７６を通じて単安定マルチ
バイブレーク７７に供給されてその出力に例えば５０ｍ
５ｅｃのパルス幅の正のパルスが発生し、これがインバ
ータ７８を通じることによって負の禁止パルスＰＧが発
生し、またこの負の禁止パルスＰＧが単安定マルチバイ
ブレーク７９に供給され、これより正のパルスＰＣが得
られる。

８０はプログラム時に上述の掃引パルスを発生させるた
めの掃引パルス発生回路で、この例は上昇掃引と下降掃
引のいずれかを選択しうるとともにそれぞれについて低
速掃引と高速掃引のいずれかを選ぴうるようにされた場
合で、低速上昇掃弓スイッチ８１ＦＵ、低速下降掃引ス
イッチ８１ＦＤ。

高速上昇掃引スイッチ８１ＣＵ及び高速下降掃引スイッ
チ８１ＣＤが設けられ、それぞれのスイッチからはこれ
をオンにしたときに「Ｏ」なる信号が得られるようにな
され、このスイッチ８１ＦＵ８１ＦＤ、８１ＣＵ及び８
１ＣＤよりの信号がインバータ８１１．８１２，８１３
及び８１４を通じてナンド回路８２Ｌ８２２，８２３及
び８２４にそれぞれ供給され、一方タイミングカウンタ
２０よりの周期がＴ＝４．０９６ｍ５ｅｃのパルスＡ
１４が高速掃引パルスとしてナンド回路８２３及び８２
４に供給され、またパルスＡ１４が分周器８３に供給さ
れて例えば−に分周されてこの分周さ４れた周期が２６２．１４４ｍ５ｅｃのパルスＡ２０が低
速掃引パルスとしてナンド回路８２１及び８２２に供給
される。

この掃引パルス発生回路８０は、選局コード発生用カウ
ンタ７０にＡＦＴ用の補正パルスを与える構成にもなっ
ているもので、即ち、パルスＡ１４がナンド回路８４１
及び８４２にも供給され、後述の同調状態を判別する判
別信号ＥＵ及びＥＤがこのナンド回路８４１及び８４２
に供給さ札さらに掃引スイッチ８１ＦＵ、８１ＦＤ、８
１ＣＵ及び８１ＣＤの出力がナンド回路８５１に供給さ
れ、その出力がインバータ８５２を通じてこれらナンド
回路８４１及び８４２に供給される。

そしてナンド回路８２１及び８２２の出力がこのナンド
回路８４１及び８４２の出力とともにナンド回路８６１
及び８６２に供給され、ナンド回路８６１及び８６２の
出力がインバータ８７１及び８７２を通じてナンド回路
８２３及び８２４の出力、後述のパルス■。

及び■。並びに後述するパルスＳＵ及びＳＤとともにナ
ンド回路８８１及び８８２に供給され、ナンド回路８８
１及び８８２の出力が上述の禁止パルスＰＧとともにナ
ンド回路８９１及び８９２に供給され、このナンド回路
８９１及び８９２より上昇掃引パルスＰＵ及び下降掃引
パルスＰＤが得られ、これら上昇掃引パルスＰＵ及び下
降掃引パルスＰＤが選択的に選局コード発生用カウンタ
７０に供給されて、カウンタ７０が加算方向あるいは減
算方向に歩進する。

後述のように、カウンタ７０が加算方向に歩進すれば、
順次受信周波数は高くなり、減算方向に歩進すれば、順
次受信周波数は低くなる。

９０はパルス幅変調回路で、例えば第２図に示すように
、フリップフロップ回路９１と、１４個のイクスクルー
シブオア回路９０１〜９１４と、オア回路９２とを有し
ており、タイミングカウンタ２０よりのパルスＡ１４が
フリップフロップ回路９１のセット側に供給されてパル
スＡ１４の立下りでフリップフロップ回路９１がセット
状態になってその出力パルスＰｗが「１」となり、一方
、イクスクルーシブオア回路９０１〜９１４にはタイミ
ングカウンタ２０よりの循環コードＡ０〜Ａ１４と選局
コード発生用カウンタ７０よりの選局コード８１〜Ｂ１
４のそれぞれ同一ビット同士が供給され、これらイクス
クルーシブオア回路９０１〜９１４の出力がオア回路４
２に供給さへこのオア回路９２の出力ｐｏがフリップフ
ロップ回路９１のリセット側に供給されてこれが「１」
から「０」に立下るところでフリップフロップ回路９１
がリセット状態になってその出力パルスＰｗが「Ｏ」と
なる。

従って、第３図から明らかなように、循環コードＡ１〜
Ａ１４が（１１１１１１１１１１１１１１）の状態より
（００００００００００００００）の状態に戻る時点で
出力パルスＰｗは「１」となり、循環コードＡ０〜Ａ１
４が選局コード８０〜Ｂ１４に一致しないところではイ
クスルーシブオア回路９０１〜９１４のいずれかの出力
は「１」で従ってオア回路９２の出力ｐｏは「１」であ
り、循環コードＡ１〜Ａ１４がその一巡周期Ｔ内で選局
コード８１〜Ｂ１４に一致するところではイクスクルー
シブオア回路９０１〜９１４の出力がすべて「０」にな
り従ってオア回路９２の出力Ｐｏが「０」となって出力
パルスｐｗはｒＯＪとなり、出力パルスＰｗは、循環コ
ードＡ１〜Ａ１４が、（１１１１１１１１１１１１１１
）の状態より（００００００００００００００）の状態
に戻る時点から選局コード８１〜Ｂ１４に一致するまで
の間「１」の状態となり、選局コード８１〜Ｂ１４が変
わればこの出力パルスｐｗのパルス幅が変わるようにな
る。

１００はこのパルス幅変調回路９０の出力パルスＰｗを
平滑してその平均値の直流電圧を取出すローパスフィル
タである。

１１０は電子同調チューナで、■ＦチューナとＵＨＦチ
ューナとを有しており、それぞれの同調素子として電圧
制御型の可変リアクタンス素子例えば可変容量ダイオー
ドが用いられ、しかもＶＨＦチューナについては同調用
コイルがローチャン、ネル用とハイチャンネル用に切換
えられるようになっている。

そしてチャンネルメモリー３０よりのバンド指示信号に
よりＶＨＦチューナとＵＨＦチューナの切換え及びＶＨ
Ｆチューナのローチャンネルないしハイチャンネルの切
換えがなされ、その同調素子にローパスフィルタ１００
よりの直流電圧が選局電圧として供給され、この選局電
圧により受信周波数が決まる。

１２０は映像中間周波増幅回路で、その出力側には通常
のカラーテレビジョン受像機と同様に映像検波回路など
が接続されている。

１３０はＡＦＴ回路で、映像中間周波増幅回路１２０よ
り得られる映像搬送波を周波数弁別してＡＦＴ電圧を得
、さらにＡＦＴ電圧から判別出力ＥＵ及びＥＤを形成す
る構成になっている。

第４図はこのＡＦＴ回路１３０の一部の接続図で、１３
１は周波数弁別回路からＡＦＴ電圧ｖＴが供給される端
子、１３２Ｕ及び１３２Ｄはそれぞれ判別出力ＥＵおよ
びＥＤの出力端子である。

ＡＦＴ電圧■Ｔは、第５図Ａに示すように、映像中間周
波数ｆ。

で所定電圧■。となり、これより周波数が高いか低い場
合には、■ｏを中心としてＳ形の曲線を描くように変化
する電圧である。

また、トランジスタ１３３Ａ及び１３３Ｂにまり差動増
幅器が構成され、同様にトランジスタ１３４Ａ及び１３
４Ｂにより差動増幅器が構成され、これら差動増幅器の
一方のトランジスタ１３３Ａ及び１３４Ａのベースにそ
れぞれ基準電圧ｖ１及び■２（但し、ｖｌ〉■ｏ〉■２
）が与えられ、他方のトランジスタ１３３Ｂ及び１３４
ＢのベースにＡＦＴ電圧ＶＴが供給される。

そして、トランジスタ１３３Ｂのコレクタ出力がトラン
ジスタ１３５のベースに供給され、そのコレクタ出力す
なわち判別出力ＥＵがダイオード１３６を介して出力端
子１３２Ｕに導かれる。

また、トランジスタ１３４Ｂのコレクタ出力がトランジ
スタ１３７のベースに供給され、そのコレクタ出力がト
ランジスタ１３８のベースに供給され、そのコレクタ出
力すなわち判別出力ＥＤがダイオード１３９を介して出
力端子１３２Ｄに導かれる。

いま、第５図に示すように映像搬送波の周波数が（ｆｏ
−△ｆ）よりある範囲ｆＢ内でＡＦＴ電圧ｖＴが基準電
圧■１より大きい範囲では、トランジスタ１３３Ａがオ
フ、トランジスタ１３３Ｂがオン、従ってトランジスタ
１３５がオフであるから、判別出力ＥＵは第５図Ｂに示
すように「１」であり、一方、トランジスタ１３４Ｂが
オン、トランジスタ１３７がオフ、トランジスタ１３８
がオンであるから、判別出力ＥＤ□は第５図Ｃに示すよ
うに「０」である。

そして、映像搬送波の周波数が（ｆｏ−△ｆ）と（ｆｏ
−△ｆ）の間のｆＡなる範囲では、即ち正則の同調点に
あれば、トランジスタ１３３Ｂがオフ、トランジスタタ
１３５がオンであるから、判別出力ＥＵはＩＯｊとなり
、このとき、判別出力ＥＤは「０」のままである。

さらに、映像搬送波の周波数が（ｆｏ＋△ｆ）よりある
範囲ｆｃ内で高く、ＡＦＴ電圧が■２より小さい範囲で
は、判別出力ＥＵは「０］のままであるが、トランジス
タ１３４Ｂがオフ、トランジスタ１３７がオン、トラン
ジスタ１３８がオフであるから、判別出力ＥＤは「１」
となる。

また図のｆＤ及びｆＥの範囲では判別出力ＥＵ及びＥＤ
がともに「０」である。

なお、カラーテレビジョン信号を受信する場合、△ｆが
５０ＫＨｚ程度になるように基準電圧■、及びＶ２が選
定される。

２００はメモリー書換え回路で、上述の判別出力ＥＵ及
びＥＤがインバータ２０１及び２０２を通じてナンド回
路２０３に供給され、その出力が単安定マルチバイブレ
ーク２０４に供給され、単安定マルチバイブレーク２０
４の出力がカウンタ２０５のリセット側に供給されると
ともにナンド回路２０６に供給され、一方上述のパルス
ＰＵ及びＰＤがナンド回路２０７に供給され、その出力
が後述する別のメモリー書換え回路４００よりの信号Ｆ
Ｍとともにナンド回路２０８に供給され、その出力がイ
ンバータ２０９を介してナンド回路２０６に供給され、
また上述の信号ＰＡがインバータ２１０を介してナンド
回路２０６に供給され、ナンド回路２０６の出力パルス
がカウンタ２０５に供給されて計数される。

そしてカウンタ２０５の出力がデコーダ２１１に供給さ
れ、デコーダ２１１のｎ番目の出力線に生じる出力がフ
リップフロップ回路２１２のセット側に供給され、一方
単安定マルチバイブレーク２０４の出力がさらに単安定
マルチバイブレーク２１３に供給され、その出力がフリ
ップフロップ回路２１２のリセット側に供給され、フリ
ップフロップ回路２１２の出力と単安定マルチバイブレ
ーク２１３の出力がナンド回路２１４に供給されて、こ
のナンド回路２１４より書換え指令信号ｐＭが得られる
。

３００は周波数偏移回路で、選局コード発生用カウンタ
７０にパルスを供給してこのカウンタ７０よりの選局コ
ード８１〜Ｂ１４をチャンネルメモリー３０より読み出
されるコードＣ１〜Ｃ１４に対して変更して上述の判別
出力ＥＵ及びＥＤにより同調状態を広い範囲にわたって
検出するもので、例えば第６図に示すように、フリップ
フロップ回路３０１、発振器３０２、カウンタ３０３、
デコーダ３０４、ナンド回路３０５〜３１２、インパー
ク３１３〜３１９、単安定マルチバイブレーク３２０、
フリップフロップ回路３２１及び３２２からなり、これ
には上述の単安定マルチバイブレーク７９よりの正のパ
ルスＰＣと、パルスＡ１４と、判別出力ＥＵ及びＥＤが
供給される。

そして、これより上述の掃引パルス発生回路８０のナン
ド回路８８１及び８８２に供給されるべきパルスＶＵ及
びｖＤと、次に述べる別のメモリー書換え回路４００に
供給される信号ＰＦが得られる。

４００は別のメモリー書換え回路で例えばある特定のチ
ャンネルを長い間受信しなかったような場合に各部の経
時変化によりメモリー３０より読み出されたもとの選局
コードＣ１〜Ｃ２が上述のメモリー書換え回路２００を
もってしても補正ができない程度にそのチャンネルに対
して対応しないものとなってしまった場合に、周波数偏
移回路３００よりの検出出力ＰＦによりこれを書換え補
正するもので、例えば第７図に示すように、フリップフ
ロップ回路４０１及び４０２と、ナンド回路４０３〜４
１８と、インバータ４１９〜４２８と、パルスＡ１４を
分周して周期がその２４．２５．２６．２７．２８．２
９倍のパルスＡ□８〜Ａ２３ないしパルスＡ１８及びＡ
２、の反転出力Ａ１８及びＡ２１を得るカウンタ４２９
とからなり、これには上述の周波数偏移回路３００より
のパルスＰＦと、パルスＡ１４と、判別出力ＥＵ及びＥ
Ｄが供給される。

そして、これより上述の掃引パルス発生回路８０のナン
ド回路８８１及び８８２に供給されるべきパルスｓＵ及
びｓＤと、チャンネルメモリー制御回路６０のナンド回
路６５に供給される信号ＰＮと、メモリー書換え回路２
００のナンド回路２０８に供給される信号ＦＭが得られ
る。

上述の装置で、プログラムを行うには、選局コード発生
用カウンタ７０をリセットした状態で、モード切換スイ
ッチ６１を接点ａ側に切換え、関東地方のチャンネル割
り当てであれば、まず「１チヤンネル」に対応させるべ
きアドレス指定用スイッチＳ１をオンさせる。

スイッチＳ１をオンさせると、アドレス指定回路４０に
おいてトランジスタ４３がオンとなってそのコレクタ出
力が「０」、従ってインバータ４４の出力が「１」とな
って、タイミングカウンタ２０よりのパルスＡ、の１個
ごとにナンド回路４５の出力が「０」となってアドレス
カウンタ４１が歩進する。

そしてこのアドレスカウンタ４１よりの４ビツトのコー
ドはデコーダ４２で変換され、スイッチＳ１に応じて定
められたコードになるときデコーダ４２の出力線Ｌ１に
得られる力がＩＯＪになり、これによりトランジスタ４
３はオフとなってナンド回路４５の出力は「１」を保持
するようになりカウンタ４１の歩進が停止し、これより
スイッチＳ１に応じたコードのアドレス指定信号がチャ
ンネルメモリー３０に供給されてスイッチＳ１に対応し
たアドレスが指定される。

次に１チヤンネルが属するＶＨＦのローチャンネル用ス
イッチＳＬをオンさせると、バンド指示信号形成回路５
０においてインバータ５１Ｌの出力が「１」となり、モ
ード切換スイッチ６１の出力ＰＡが「１」であるからナ
ンド回路５２Ｌの出力が１０」となって、これがバンド
指示信号としてメモリー５３よりチャンネルメモリー３
０を通じてチューナ１１０に供給され、チューナ１１０
においてＶＨＦチューナのローチャンネルにバンド切換
えがなされる。

次いで、掃引パルス発生回路８０の例えば高速上昇掃引
スイッチ８１ＣＵを押してオンさせる。

スイッチ８１ＣＵをオンさせると、インバータ８１３の
出力が「１」となり、パルスＡ１４が「１」になるごと
にナンド回路８２３の出力が「０」となり、ナンド回路
８５１の出力が１１」、インバータ８５２の出力が１０
」、従ってナンド回路８４１の出力が「１」であり、一
方インバータ８１１の出力が「０」、従ってナンド回路
８２１の出力が「１」であり、ナンド８６１の出力が「
０」、インバータ８７１の出力が「１」であり、また後
述するところより明らかなように信号■Ｕ及びＳＵが常
に「】」であるから、パルスＡ１４が「１」になるごと
にナンド回路８８１の出力が「１」となり、このとき単
安定マルチバイブレーク７７の出力は「Ｏ」、従って禁
止パルスＰＧはｒｌＪであるから、パルスＡ１４が「１
」になるごとにナイド回路８９１の出力ＰＵが「０」と
なって、これが高速上昇掃引パルスとして選局コード発
生用カウンタ７０でカウントされ、カウンタ７０よりの
選局コード８１〜Ｂ１４が第３図に示すように（０００
０００００００００００）の状態より出発してタイミン
グカウンタ２０よりの循環コードＡ１〜Ａｎの一巡周期
Ｔ＝４、Ｑ９６ｍ５ｅｃごとに順次上昇方向に変化
する。

従ッテ、循環コートＡ１〜Ａ１４がパルスＡ１のパルス
幅であるτ＝０．２５μＳｅｅの時間毎に変化すること
から、同図に示すようにパルス幅変調回路９０の出力パ
ルスＰｗのパルス幅が零から出発して一巡周期Ｔごとに
τづつ増加し、これに伴ってローパスフィルタ１００か
らの選局電圧が周期Ｔごとに例えば約２ｍＶづつ上昇し
、チューナ１１０における受信周波数が漸次上昇する。

そして例えば画面をみながら１チヤンネルを受信する状
態になったら高速上昇掃引スイッチ８１ＣＵより手を離
してこれをオフさせる。

スイッチ８１ＣＵがオフすると、カウンタ７０への高
速上昇掃引パルスの供給が断たれてカウンタ７０の歩進
は停止し、これよりの選局コード８１〜Ｂ１４は、チュ
ーナ１１０に】チャンネルを受信するような選局電圧が
供給される状態で停止する。

そしてその後に書き込み用スイッチ６２をオンさせる。

スイッチ６２をオンさせると、チャンネルメモリー制御
回路６０においてインバータ６４の出力が「１」となり
、モード切換スイッチ６１が接点ａ側に切換えられてい
てその出力ＰＡが「１」であるからナンド回路６３の出
力が「０」となり、後述するところより明らかなように
信号ＰＭ及びＰＮがともに「１」であるからナンド回路
６５の出力が「１」、インバークロロの出力が「０」と
なって指令信号形成回路６７からチャンネルメモリー３
０にまず消去パルスＰＥが供給されてチャンネルメモリ
ー３０の上述のように１チヤンネルに対応するものとし
て指定されたアドレスのメモリ内容が消去され、次いで
書き込みパルスＰ工が供給されてこのアドレスに選局コ
ード発生用カウンタ７０よりの１チヤンネルに対応した
状態の選局コード８１〜Ｂ１４およびバンド指示信号形
成回路５０のメモリー５３よりのバンド指示信号が書き
込まれる。

次いで「３チヤンネル」の書き込みを行うときも同様で
、モード切換スイッチ６１を接点ａ側に切換えた状態で
、まず３チヤンネルに対応させるべきアドレス指定用ス
イッチＳ２をオンさせ、次にローチャンネル用スイッチ
ＳＬをオンさせ、次いで例えば高速上昇掃引スイッチ８
１ＣＵをオンさせ、３チヤンネルを受信する状態になっ
たらスイッチ８１ＣＵをオフさせ、その後書き込み用ス
イッチ６２をオンさせればよく、この場合、スイッチ８
ｉｃＵをオンさせたときは、選局コード発生用カウンタ
７０は前の１チヤンネルに対応した選局コードを発生し
た状態から出発して次の３チヤンネルに対応した選局コ
ードを発生する状態に至るようになる。

このようにしてチャンネルメモリー３０の各アドレスに
各チャンネルに対応した選局コードおよびバンド指示信
号を順次書き込むことができる。

高速上昇掃引スイッチ８１ＣＵをオンさせる代わりに低
速上昇掃引スイッチ８１ＦＵをオンさせるときは、選局
コード発生用カウンタ７０が高速上昇掃引パルスの６４
倍の周期の低速上昇掃引パルスにて駆動され、これより
の選局コード８１〜Ｂ１４は６４ ’ｒ＝２６２．１４
４ｍ５ｅｃごとに順次変化し、従ってパルス幅変調回路
９０の出力パルスＰｗのパルス幅は６４Ｔごとにτづつ
増加し、ローパスフィルタ１００からの選局電圧が６４
Ｔごとに約３ｍＶづつ上昇し、受信周波数の変化に要す
る時間は上述の場合の６４倍になる。

高速下降掃引スイッチ８１ＣＤあるいは低速下降掃引ス
イッチ８１ＦＤをオンさせるときは、選局コード発生用
カウンタ７０よりの選局コードＢＢ１〜Ｂ１４が逆に下
降方向に順次変化するもので、このようにスイッチ８１
ＦＵ、８１ＦＤ、８１ＣＵ及び８１ＣＤを適宜操作する
ことにより、各チャンネルを最も良好な状態で受信する
ような選局コードを書き込むことができる。

このようにプログラム操作が終ったらモード切換スイッ
チ６１を接点す側に切換えておく。

そして選局を行うには、電源を投入した状態でス、イツ
チＳ１〜５１ｆＳのうちの選択するチャンネルに対応す
るものをオンさせればよい。

電源が投入されると、モード切換スイッチ６１が接点す
側に切換えられていてこれよりの信号ＰＡは「０」であ
るからナンド回路６３の出力は「１」となり、いまだ信
号ＰＭ及びＰＮはともに「１」でナンド回路６５の出力
が「０」、インバータ６６の出力が「１」となり、指令
信号形成回路６７からチャンネルメモリー３０に読み出
しパルスＰＲが供給すれる。

電源が投入されたときは例えばアドレス指定回路４０の
アドレスカウンタ４１はリセットされてこれよりのコー
ドは１チヤンネルに対応したアドレスを指定する状態に
なるもので、従ってチャンネルメモリー３０の１チヤン
ネルに対応したアドレスから１チヤンネルに対応した選
局コードおよびＶＨＦ’のローチャンネルであることを
示すバンド指示信号が読み出され、バンド指示信号がチ
ューナ１１０に供給されてバンド切換えがなされ、モー
ド切換スイッチ６１よりの信号ＰＡが「０」でインバー
タ７１の出力が「１」であり、一方時定数回路７３にお
いて電源投入の瞬間にはトランジスタ７４がオンとなっ
て、そのコレクタ出力が「０」となるがこれより例えば
５０ｍ５ｅｃ経た時点になるとトランジスタ７４がオ
フとなってそのコレクタ出力が立上り、この立上りによ
り単安定マルチバイブレーク７５がトリガーされてその
出力が一定時間「１」となるから、この一定時間ナンド
回路７２の出力が「０」となり、このナンド回路７２よ
りこの負のパルスＰＢによりチャンネルメモリー３０よ
り読み出された１チヤンネルに対応した選局コードＣ１
〜Ｃ１４が選局コード発生用カウンタ７０に供給されて
これがそのままカウンタ７０の出力コード８１〜Ｂ１４
となる。

そして例えば３チヤンネルを受信すべくスイッチＳ２を
オンさせると、プログラム時と同様の動作により、３チ
ヤンネルに対応したアドレスを指定するアドレス指定信
号がアドレスカウンタ４１からチャンネルメモリー３０
に供給されてメモリー３０の３チヤンネルに対応したア
ドレスから３チヤンネルに対応した選局コードおよび■
Ｆのローチャンネルであることを示すバンド指示信号が
読み出され、バンド指示信号はチューナ１１０に供給さ
れてバンド切換えがなされる。

そしてこのようにアドレスカウンタ４１から３チヤンネ
ルに対応したアドレスを指定するアドレス指定信号が得
られるようになってトランジスタ４３がオンからオフに
なり、そのコレクタ出力が「０」から「１」に立上ると
、その立上りにより単安定マルチバイブレーク７５がト
リガーされて電源投入時と同様にその出力が一定時間「
１」となり、ナンド回路７２より角のパルスＰＢが得ら
れて、これによりチャンネルメモリー３０より読み出さ
れた３チヤンネルに対応した選局コードＣ１〜Ｃ１４が
選局コード発生用カウンタ７０に共給されてこれがその
ままカウンタ７０の出力コード８１〜Ｂ１４となる。

従って、パルス副変調回路９０の出力パルスＰｗのパル
ス幅が３チヤンネルに対応した一定値となり、ローパス
フィルタ１００からの選局電圧がこれに対応した一定の
大きさのものとなってチューナ１１０において３チヤン
ネルが受信される。

ところで、このように電源投入時あるいはチャンネルの
切換時においてナンド回路７２よりパルスＰＢが得られ
ると、まず上述の周波数偏移回路３００が働く。

即ち、パルスＰＢがインバータ７６により正のパルスと
されて単安定マルチバイブレーク７７がトリガーされる
と、第８図に示すように、単安定マルチバイブレーク７
７の出力Ｍ１がローパスフィルタ１００より得られる選
局電圧ＥＸがそのときのカウンタ７０より得られる選局
コードに対応した一定値に飽和するまでの間「１」とな
り、インバータ７８より負の禁止パルスＰＧが得られて
、掃引パルス発生回路８０においてナンド回路８９１及
び８９２の出力が常に「１」となってカウンタ７０は選
局電圧ＥＸが飽和するまでの間は停止するが、禁止パル
スＰＧの後縁により単安定マルチバイブレーク７９がト
リガーされてこれより正のパルスＰＣが得られると、第
６図に示すように周波数偏移回路３００においてこのパ
ルスＰｃにてフリップフロップ回路３０１がセットされ
て、その一方の出力Ｆ１が「１」となり、これにて発振
器３０２が発振を開始して第８図に示すように、これよ
り例えば２０ＷＬｓｅｃの周期でパルスＱＯが得られ、
これがカウンタ３０３に供給され、カウンタ３０３の出
力がデコーダ３０４に供給されて、デコーダ３０４の１
．２．３．４．５、・・・・・の各出力線の出力がパル
スＱＯの１個ごとに順次「０」となり、従ってナンド回
路３０５の出力ＮＵがパルスＱ。

の１個目と２個目の間の区間Ｔ１及び４個目と５個目の
間の区間Ｔ４において「１」となり、ナンド回路３０６
の出力ＮＤがパルスＱＯの２個目と３個目の間の区間Ｔ
２及びこれに続く３個目と４個目の間の区間Ｔ３におい
て「１」となる。

従って区間Ｔ１及びＴ４においては、パルスＡ１４が「
１」となるごとにナンド回路３０７の出力ＶＵが「０」
となりえ、区間Ｔ２及びＴ３においては、パルスＡ１４
が「１」となるごとにナンド回路３０８の出力ＶＤが「
Ｏ」となりうるようになり、掃引パルス発生回路８０に
おいては、出力ＶＵないしＶＤが１０」となるとナンド
回路８８１ないし８８２の出力が「１」、従ってインパ
ーク８９１ないし８９２の出力ＰＵないしＰＤが「０」
となりうるから、区間Ｔ１及びＴ４においては、カウン
タ７０が加算方向に歩進して受信周波数が高くなり、区
間Ｔ２及びＴ３においてはカウンタ７０が減算方向に歩
進して受信周波数が低くなろうとする。

即ち受信周波数が始め上昇方向に一定量だけ動き、次い
で下降方向にその倍だけ動き、さらにもとに戻るように
上昇方向に一定量だけ動こうとする。

しかしながら、この状態はＡＦ↑回路１３０より得られ
る判別出力ＥＵ及びＥＤの状態によって変ってくる。

まず、パルスＰｃが得られるときに同調点にあるとき、
即ち第５図においてｆＡの範囲内にあるときについてみ
ると、このとき判別出力ＥＵ及びＥＤがともに「０」で
あるから、回路８０においてナンド回路８４１及び８４
２の出力はともに「１」であり、選局時においてはスイ
ッチ８１Ｆ’Ｕ。

８１ＦＤ、８１ＣＵ及び８１ＣＤがいずれもオフでイン
バータ８１１〜８１４の出力が「０」、ナンド回路８２
１〜８２４の出力が「】」であるから、ナンド回路８６
１及び８６２の出力は「Ｏ」、インバータ８７１及び８
７２の出力は「１」となり、一方周波数偏移回路３００
においてはインパーク３１６及び３１７の出力が「１」
であるから、パルスＡ１４が「１」となるごとに区間Ｔ
１及びＴ４においてはナンド回路３０７の出力■ＵがＩ
ＯＪ、ナンド回路８８１の出力が「１」、インバータ８
９１の出力ＰＵが「０」となり、区間Ｔ２及びＴ３にお
いては、ナンド回路３０８の出力■。

がｆ’０１、ナンド回路８８２の出力が「１」、インバ
ータ８９２の出力ＰＤが「０」となり、上述のようにカ
ウンタ７０が歩進して受信周波数が変化しようとする。

しかしこの場合、区間Ｔ１において受信周波数が上昇す
ると、第５図から明らかなように、判別出力ＥＤがただ
ちに「１」となり、ナンド回路３０７及び３０８の出力
■Ｕ及びＶＤは「１」となって上昇は停止し、一方回路
８０においてパルスＡ１４が「１」となるごとにナンド
回路８４２の出力が「０」、ナンド回路８６２の出力が
「１」、インパフ夕８７２の出力が「０」、ナンド回路
８８２の出力が「１」、インバータ８９２の出力ＰＤが
「０」となって、ＡＦＴ動作により受信周波数は下がる
。

即ち同調点にあるときは、常にこの同調点に引き込まれ
るように働き、同調点で受信される。

次に、パルスｐｃが得られるときに受信周波数が第５図
においてｆＢまたはｆｃの範囲内にあるときについてみ
ると、このとき判別出力ＥＵまたはＥＤが「１」である
から、周波数偏移回路３００においてナンド回路３０７
及び３０８の出力ｖＵ及びＶＤはともに「１」で周波数
偏移回路３００による受信周波数の変更はなされず、一
方、回路８０においてパルスＡ１４が「１」となるごと
にナンド回路８４１または８４２の出力が「Ｏ」となり
、従ってインバータ８９１または８９２の出力ＰＵまた
はＰＤが「０」となってＡＦＴ動作により受信周波数が
上昇または下降し、同調点即ちｆＡの範囲内に引き込ま
れ、以後上述と同様の状態になる。

さらにパルスＰＣが得られるときに第５図のｆａで示す
ようにｆＢ及びｆ。

の範囲を外れているがこれの近傍であるときは区間Ｔ１
において受信周波数が上昇することによりあるいは区間
Ｔ３において受信周波数が下降することにより、ｆＢま
たはｆｃの範囲内に引き込まれ、以後は上述のＡＦＴ動
作により、同調点即ちｆＡの範囲内に弓き込まれ、以後
上述と同様の状態になる。

そして、この例においては、上述の場合、パルスＰＣが
得られる時点でｆＢまたはｔ’ｏの範囲内にあり、ある
いは周波数偏移回路３００による受信周波数の変更操作
によりその後ｆＢまたはｆｃの範囲内に入り、判別出力
ＥＵまたはＥＤが「１」となってＡＦＴ動作により同調
点に引き込まれる際、当初の選局コード０１〜Ｃ１４に
よる受信周波数がある程度以上ずれていてこのＡＦＴ用
の補正パルスが一定値以上に達すると、チャンネルメモ
リー３０の選局コードＣ１〜Ｃ１４の書き換えがなされ
る。

即ち、判別出力ＥＵまたはＥＤが「１」になると、メモ
リー書換え回路２００においてインバータ２０１または
２０２の出力が「０」となり、ナンド２０３の出力が「
１」となって単安定マルチバイブレーク２０４がトリガ
ーされて、第８図に示すようにその出力Ｍ２が「１」と
なり（図はパルスＰｃが得られる当初の時点でｆＢまた
はｆ（３の範囲内にあって判別出力ＥＵまたはＥＤが「
］」となりトリガーされる場合）、その立上りでカウン
タ２０５がリセットされ、一方、ＡＦＴ動作により回路
８０よりの信号ＰＵまたはＰＤが「ｏ」になるごとにナ
ンド回路２０７の出力が「１」となり、別のメモリー書
換え回路４００より得られる信号ＦＭは「１」であるか
らナンド回路２０８の出力が「０」、インバータ２０９
の出力が「１」となり、また選局時は信号ＰＡは「０」
でインバータ２１０の出力は「１」であるから、パルス
ＰＵまたはＰＤごとにナンド回路２０６の出力が「０」
となってＡＦＴ動作による補正パルスＰＵＤがカウンタ
２０５にて計数される。

そして、このカウンタ２０５の内容がデコーダ２１１に
て変換され、補正パルスＰＵＤが第８図に示すように一
定値ｎ以上になってデコーダ２１１のｎ番目の出力線の
出力Ｅｎが「０」となってフリップフロップ回路２１２
がセットされてその出力Ｆ２が「１」となる。

そして単安定マルチバイブレーク２０４の出力Ｍ２の立
下りにより単安定マルチバイブレーク２１３がトリガー
されてその出力Ｍ３が一定時間「１」となり、その立下
りによりフリップフロップ回路２１２がリセットされて
その出力Ｆ２が「０」に戻る。

従ってナンド回路２１４の出力ｐＭが単安定マルチバイ
ブレーク２１３の出力Ｍ３が「１」となる間「０」とな
る。

そしてこのナンド回路２１４よりの負の書換え指令信号
ＰＭにより回路６０においてナンド回路６５の出力が「
１」、インバータ６６の出力が「０」となって、指令信
号形成回路６５からチャンネルメモＩＪ−３０にまず消
去パルスＰＥが供給されてこのときに指定されていたア
ドレスの内容が消去され、次いで書き込みパルスｐＩが
供給されてＡＦＴ動作により補正されたカウンタ７０よ
りの選局コード８１〜Ｂ１４がこのアドレスに書き込ま
れ、書換えがなされる。

パルスＰＣが得られる時点で、第５図においてｆβで示
すようにｆＢ及びｆ−範囲の外側に太きくずれている場
合は、判別出力ＥＵ及びＥＤがともに「Ｏ」であるから
、上述の周波数偏移回路３００による受信周波数の変更
がなされ、この場合、同図の線１ａで示すように区間Ｔ
１〜Ｔ４のいずれにおいてもｆＢまたはｆＯの範囲内に
入らず判別出力ＥＵ及びＥＤは「０」のままである。

この場合、検出回路３００において、ナンド回路３０９
の出力が区間Ｔ１において「１」となり、ナンド回路３
１０の出力が区間Ｔ３において「１」となり、パルスＰ
Ｃの前縁でリセットされたフリップフロップ回路３２１
及び３２２のうちの回路３２１が区間Ｔ１の始めでセッ
トされてその出力Ｆ３が「１」となり、回路３２２が区
間Ｔ３の始めでセットされてその出力Ｆ４が「１」とな
り、従ってインパーク３１８の出力ＩＮが区間Ｔ３以降
において「１」となる。

一方、発振器３０２よりのパルスＱｏの５番目によりデ
コーダ３０４の「５」の出力線の出力が「Ｏ」、従って
インバータ３１５の出力が「１」となると、フリップフ
ロップ回路３０１がリセットされて発振器３０２が停止
するとともに単安定マルチバイブレーク３２０がトリガ
ーされてその出力Ｍ４が短い時間「１」となり、従って
この時間インバータ３１９の出力ＰＦが「１」となる。

即ち、インバータ３１９の出力ＰＦによりパルスＰＣが
得られる時点でｆ戚びｆＯの範囲の外側に大きくずれて
いることが検出される。

上述の書換回路２００により選局ごとに同調点よりある
程度以上ずれているときメモリー３０の書換えがなされ
るから、実際上このようなことはまれであるが、特定の
チャンネルを長く受信しなかったような場合にはこのよ
うに太きくずれることが考えられる。

そして、周波数偏移回路３００よりこの検出パルスＰＦ
が得られると、第７図及び第９図に示すように、別の書
換え回路４００においてフリップフロップ回路４０１及
び４０２がセットされるとともにカウンタ４２９よりこ
れに同期して上述の各パルスが得られ、フリップフロッ
プ回路４０２の出力Ｆ５及びＦＭ、インバータ４２２の
出力■１、ナンド回路４２３の出力■２、ナンド回路４
１５の出力■３、ナンド回路４１６の出力■４、ナンド
回路４１８の出力Ｉ、ナンド回路４１０，４１１の出力
■６、■７、ナンド回路４０８の出力■８、フリップフ
ロップ回路４０１の出力Ｆ６、ナンド回路４０３．４０
４の出力ＰＮ、Ｉ９は、それぞれ第９図のようになる。

即ち、この場合、第５図において線１ｂで示すようにｆ
Ｂの範囲より低い側に大きくずれている場合で、まずイ
ンバータ４２２の出力■、が「１」になることによりパ
ルスＡ１４が「１」になるごとにナンド回路４１２の出
力ＳＤが「０」となって上述の周波数偏移回路３００よ
りの出力ＶＤの代わりに、この出力ｓＤによりカウンタ
７０が加算方向に歩進して受信周波数が下降する。

ただし、この区間は上述の周波数偏移回路３００による
各区間Ｔ１〜Ｔ４より長く、従って周波数偏移回路３０
０による変化よりもかなり大きく変化する。

そして一定量変化すると、ナンド回路４２３の出力■２
が「１」になることによりパルスＡ１４が「１」になる
ごとにナンド回路４１３の出力ＳＵが「０」となって、
受信周波数は逆に一定量上昇してもとに戻り、第５図か
ら明らかなようにさらに一定量上昇しようとする。

そしてこの再上昇の過程で受信周波数がｆＢの範囲内に
入り、判別出力ＥＵが「１」となるので、周波数偏移回
路３００による場合と同様にこの回路４００による受信
周波数の変更操作は停止し、以後は上述のＡＦＴ動作に
より同調点に引き込まれるようになり、同調点にきて判
別出力ＥＵが「０になると、フリップフロップ回路４０
２はリセットされる。

従って、フリップフロップ回路４０２の出力ＦＭはパル
スＰＦの時点からこの同調点に引き込まれるまでの間「
０」となって、この間上述の書換え回路２００にこのと
きの周波数変更操作によるパルスＰＵまたはＰＤが供給
されるのが阻止されるとともに、受信周波数の下降、上
昇、再上昇、再下降のすべての区間に対応した期間の直
後にナンド回路４０３の出力ＰＮが「０」となり、これ
により、同調点を呈するこのときのカウンタ７０よりの
選局コード８１〜Ｂ１４が上述の書換え回路２００の出
力ＰＭによる場合と同様にメモリー３０の指定されてい
るアドレスに書換えられる。

従って、その後は同調点で受信される。このように、本
発明によれば、ディジタル式に構成するとともにＡＦＴ
の機能をもたせる場合において、同調状態を広い範囲に
わたって検出することができ、ＡＦＴ動作によっても同
調点に引き込まれないほどに外れている場合でもメモリ
ーの内容を書換えることにより同調点で受信できるよう
になる。

なお、メモリー書換え回路２００はなくてもよく、また
周波数偏移回路３００は図の例では選局時日動的に働く
ようになっているが、画面をみて適宜手動操作により働
かすようにしてもよい。

【図面の簡単な説明】

第１図は本発明による選局装置の一例の全体の構成を示
す系統図、第２図はそのパルス幅変調回路の一例の系統
図、第３図はその説明のための図、第４図はＡＦＴ回路
の一部の接続図、第５図はその説明のための図、第６図
は周波数偏移回路の一例の系統図、第７図は書換え回路
の一例の系統図、第８図及び第９図はそれぞれの説明の
ための波形図である。１０はクロックパルス発生器、２０はタイミングカウン
タ、３０はチャンネルメモリー、４０はアドレス指定回
路、７０は選局コード発生用カウンタ、８０は掃引パル
ス発生回路、９０はパルス幅変調回路、１００はローパ
スフィルタ、１１０は電子同調チューナ、１２０は映像
中間周波増幅回路、１３０はＡＦＴ回路、２００及び４
００は書換え回路、３００は周波数偏移回路である。

Claims

【特許請求の範囲】

１局のそれぞれに対応する選局コードが記憶されてい
るメモリーと、このメモリーのアドレスを指定するアド
レス指定回路と、上記メモリーから読み出された上記選
局コードが与えられるカウンタと、このカウンタの内容
をアナログ電圧に変換するディジタル・アナログ変換器
と、上記アナログ電圧に応じて受信周波数が切換えられ
る電子同調チューナと、この電子同調チューナの同調状
態を判別し、同調状態に応じて上記カウンタにパルスを
供給して上記電子同調チューナの同調状態を修正するＡ
ＦＴ回路と、電源投入時あるいはチャンネルの切換時に
おいて上記カウンタに所定数のパルスを供給し、このカ
ウンタよりの選局コードを上記メモリーから読み出され
た選局コードに対して変更する事により上記電子同調チ
ューナの受信周波数を所定周波数偏移させる周波数偏移
回路とを設け、この偏移回路によりまず受信周波数を第
１の周波数巾のみ偏移させこの時に上記ＡＦＴ回路の出
力が発生しない時は更に受信周波数を第１の周波数巾よ
り犬なる第２の周波数巾で偏移されるようになした選局
装置。