JPS5824975B2

JPS5824975B2 - センキヨクソウチ

Info

Publication number: JPS5824975B2
Application number: JP50157210A
Authority: JP
Inventors: 岡田久男; 茂木尚雄
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1975-12-26
Filing date: 1975-12-26
Publication date: 1983-05-24
Also published as: JPS5279701A

Description

【発明の詳細な説明】本発明は電子同調チューナを用い、然もこれに対する同
調電圧を発生するためのポテンショメークを省略し、選
局コード発生用カウンタの出力を同調電圧にＤＡ変換し
て与えるようにした電子式の選局装置に関する。

本発明の理解の容易のため、まず本発明を適用しうる選
局装置の一例について第１図〜第３図を参照して説明し
よう。

第１図において、１は電子同調チューナを示し、これは
各同調回路に可変容量ダイオードが設けられており、後
述するように形成された同調電圧Ｖｃが可変容量ダイオ
ードの逆バイアス電圧とされ、そのレベルによって受信
周波数（受信チャンネル）が決定されるようになされて
いる。

実際には、電子同調チューナ１には、バンド切替信号が
与えられて、■ＨＦのハイチャンネル及びローチャンネ
ル、ＵＨＦの各バンドのチャンネルを切り替えて受信し
うるようになされているが、本例の説明では簡単のため
省略されている。

２は映像中間周波増幅器、３は映像検波器、４は映像増
幅器、５はブラウン管を示す。

６はＡＦＴ回路で、映像中間周波増幅器２の出力をリミ
ッタを介して周波数弁別し、その弁別出力を波形整形し
て第２図Ａ及びＢに示すＡＦＴ補正指令ＥＵ及びＥＤを
発生するようになされている。

即ち補正指令ＥＵは受信周波数を変化させたときに、正
規の同調点ｆＯより１．２ＭＨｚ低い周波数から「１」
となって、（ｆｏ５０ＫＨｚ）まで「１」の状態を
維持し、これ以外の周波数範囲で「０」となるものであ
り、補正指令ＥＤは正規の同調点（ｆＯ＋５０ＫＨｚ
）より「１」となってｆ。

から１．２ＭＨｚ高い周波数まで「１」の状態を維持し
、これ以外の周波数範囲で１０」となるものである。

１、２ＭＨｚ及び５０ＫＨｚという数値は一例である
が、（ｆＯ±５０ＫＨｚ）が最良の同調点となるもので
ある。

以下、同調電圧を形成するための構成について述べるに
、１１はチャンネルメモリーで、例えばＮ個の受信可能
なチャンネルに対応したアドレスを有し、各アドレスに
はそのチャンネルに対応したｎビットの選局コードを記
憶しうるようになされている。

このチャンネルメモリー１１は電源が断たれてもその内
容が保持される不揮発性のメモリーである。

１２はアドレス指定回路で、アドレス指定用の即ち受信
チャンネルに対応させられるべきＮ個のスイッチｓＩ〜
ｓＮが設けられており、スイッチｓＩ〜ｓＮの倒れかが
選択的に操作されることにより対応するチャンネルメモ
リー１１のアドレスが指定される。

１３はチャンネルメモリー制御回路でモード切換スイッ
チＳＷ１と、書き込み用スイッチＳＷ２とが設けられて
おり、モード切換スイッチＳＷ１によりチャンネルメモ
リー１１の書き込み状態（プログラムモード）及び読み
出し状態（選局モード）か切り換えられ、書き込み状態
において書き込み用スイッチＳＷ２を操作することでｎ
ビットのコードがチャンネルメモリー１１の指定された
アドレスに書き込まれるようになされている。

１４は選局コード発生用のカウンタで、これを可逆カウ
ンタの構成とされ、加算（ＵＰ）入力によりその出力（
２進コード）Ａｌ〜Ａｎが増加方向に歩進し、減算（Ｄ
ＯＷＮ）入力によりその出力Ａ１〜Ａｎが減少方向に歩
進する。

そしてプログラム時には掃引パルスを計数してｎビット
の選局コードＡ１〜Ａｎを発生して、これをチャンネル
メモリー１１に供給し、一方選局時には各選局操作ごと
にチャンネルメモＩＪ−１１より読み出されたｎビット
の選局コードＢｌ〜Ｂｎがこの選局コード発生用カウン
タ１４に供給されて、これが出力コードＡ１〜Ａｎとさ
れる。

１５はカウンタ１４に対する加算或いは減算入力パルス
を発生するためのパルス発生回路で、高速上昇掃引スイ
ッチ１６ＣＵ１低速上昇掃引スイツチ１６ＦＵ、高速下
降掃引スイッチ１６ＣＤ１低速下降掃引スイツチ１６Ｆ
Ｄが設けられ、夫々のスイッチからはこれをオンしたと
きに「０」なる信号が得られるようになされ、このスイ
ッチ１６ＣＵ、１６ＦＵ、１６ＣＤ、１６ＦＤよりの信
号がインバータ１７，１８，１９，２０を通じてアンド
回路２１．２２，２３．２４に供給され、アンド回路２
１．２３にはパルス発振器２５より第１のパルスＰ１が
供給さ札アンド回路２２゜２４にはパルスＰ１が分周回
路２６を介されることにより、パルスＰ１の周期より長
い周期とされた第２のパルスＰ２が供給される。

従ってスイッチ１６ＣＵ或いは１６ＣＤをオンにしたと
きには、アンド回路２１或いは２３の出力にパルスＰ１
が現れ、スイッチ１６ＦＵ或いは１６ＦＤをオンしたと
きにはアンド回路２２或いは２４の出力にパルスＰ２が
現れる。

このアンド回路２１及び２２の出力はオア回路２９を介
してカウンタ１４に加算入力として供給され、アンド回
路２３及び２４の出力はオア回路３０を介してカウンタ
１４に減算入力として供給される。

またオア回路２９及び３０にはアンド回路２７及び２８
の出力が供給される。

アンド回路２７゜２８にはパルス発振器２５からパルス
Ｐ１及びアンド回路３１の出力が供給されると共に、一
方のアンド回路２７に前述のＡＦＴ回路６からの補正指
令ＥＵが供給され、他方のアンド回路２８に補正指令Ｅ
Ｄが供給される。

アンド回路３１には掃引スイッチ１６ＣＵ、１６ＦＵ、
１６ＣＤ、１６ＦＤの出力が供給され、従って何れの掃
引スイッチもオンされないときにアンド回路３１の出力
が「１」となるようにされ、この状態で補正指令ＥＵ或
いはＥＤにより選択された補正パルスがカウンタ１４に
供給されるようになされている。

言い換えると、掃引スイッチをオンにしているときには
ＡＦＴ動作が行なわれないような優先順位が設けられて
いる。

これはＡＦＴ動作により最良の同調点に引き込まれてい
る受信周波数を動かすために必要である。

４１はカウンタ１４の出力に得られる選局コードＡ１〜
Ａｎをアナログ信号機ら同調電圧Ｖｃに変換するＤＡ変
換装置である。

ＤＡ変換装置４１としては種々のものを用いることがで
きるが、一例として掃引パルスによって選局コードＡｌ
〜Ａｎが変化する１周期の間にｎビットのコードを発生
し、かつその内容が上記１周期内で一巡するように駆動
される別個のタイミングカウンタを設け、選局コードが
変化する時点から、この選局コードとタイミングカウン
タの出力コードが一致する時点までのパルス幅のパルス
を形成し、このパルスを平滑する手段を用いることがで
きる。

上述の構成で受信チャンネルのプログラムを行なうには
、選局コード発生用カウンター４をリセット状態とし、
モード切換スイッチＳＷ１を操作してチャンネルメモリ
ー１１を書き込み状態とし次に関東地方のチャンネル割
当であれば、まず１チヤンネルに対応させられるスイッ
チＳ１がオンとされ、スイッチＳ１に対応したアドレス
が指定される。

その後、パルス発生回路１５において、高速上昇掃引ス
イッチ１６ＣＵをオンする。

スイッチ１６ＣＵをオンすると、インバーター７の出力
が「１」となり、周期がＴの加算人力パルスＰ１がアン
ド回路２１及びオア回路２９を介してカウンタ１４に供
給される。

第３図ＡはこのパルスＰ１を示し、このパルスＰ１によ
ってカウンター４よりの選局コードＡｌ−Ａｎが同図Ｂ
に示すように（００・・・・・・０）の状態より出発し
て、順次上昇方向に変化し、同図Ｃに示すようにＤＡ変
換装置４１よりの同調電圧Ｖｃが△■ずつ上昇し、従っ
て受信周波数が上昇する。

そして画面を見ながら１チヤンネルを受信する状態に近
くなったら、高速上昇掃引スイッチ１６ＣＵより手を離
してこれをオフさせ、次に低速上昇掃引スイッチ１６Ｆ
Ｕをオンさせ、第３図Ｂに示すように分周回路２６の分
周比が例えば上であれば、５Ｔの周期のパルスＰ２をア
ンド回路２２及びオア回路２９を介してカウンター４に
供給する。

また低速下降掃引スイッチ１６ＦＤを必要に応じて操作
することにより略々１チヤンネルを受信する状態に微同
調をとることができる。

そして、掃引スイッチをオフにすれば、正規の同調点ｆ
Ｏを中心にして±１．２ＭＨｚの範囲ではＡＦＴ動作
が働らくので、自動的に補正パルスがカウンター４に供
給されて最良の同調点に引き込まれ、従ってカウンター
４よりの選局コードＡ１〜Ａｎは１チヤンネルを受信す
るような同調電圧Ｖｃがチューナーに供給される状態で
停止する。

そしてその後に書き込み用スイッチＳＷ２をオンさせ、
スイッチＳ１で指定されたアドレスの内容を消去して後
、このアドレスにカウンター４よりの１チヤンネルに対
応した選局コードＡＩ＝Ａｎが書き込まれる。

次いで３チヤンネルの書き込みを行なうときも同様で、
３チヤンネルに対応させるべきスイッチＳ２をオンさせ
、その後高速上昇掃引スイッチ１６ＣＵをオンさせ、３
チヤンネルを受信する状態に近くなったら、スイッチ１
６ＣＵをオフさせ、低速掃引スイッチ１６ＦＵ或いは１
６ＦＤをオンして略々同調状態とし、その後書き込み用
スイッチＳＷ２をオンさせれば良い。

また、経年変化等で電子同調チューナ１の同調周波数が
変化してきたような場合も、プログラム操作によりチャ
ンネルメモリー１１の内容を修正することができる。

次に選局時では、モード切換スイッチＳＷ１を操作して
チャンネルメモリー１１を読み出し状態とする。

そしてスイッチＳ■〜ｓＮのうちの選択するチャンネル
に対応するものをオンさせ、アドレスを指定すれば良い
。

この指定されたアドレスの選局コードＢｌ−Ｂｎが読み
出されてカウンタ１４にセットされて、これがそのまま
カウンタ１４の出力コードＡＩ＝Ａｎとなり、ＤＡ変換
装置４１により所定の同調電圧Ｖｃに変換されるから、
操作されたスイッチに対応するチャンネルを受信するこ
とができる。

この選局動作において、チャンネルメモリー１１より読
み出された選局コードＢｌ−Ｂｎにより対応するチャン
ネルを受信した場合、温度変動などの原因で正規の同調
点からずれていれば、そのずれの方向によりＡＦＴ回路
６から補正指令ＥＵ或いはＥＤが発生し、最良の同調点
となるまでカウンタ１４に移された選局コードに対して
補正パルスが加算或いは減算される。

上述の選局装置では低速上昇掃引スイッチ１６ＦＵ或い
は低速下降掃引スイッチ１６ＦＤを操作することにより
微同調をとっているが、この場合低速掃引スイッチを操
作している間熱制限にパルスＰ２を発生させていると、
次に述べるような不都合を生じる。

例えば今スイッチＳ１．Ｓ２に対応してＡチャンネル及
びＢチャンネルがプログラムされていると仮定する。

従って、通常の選局時においてはスイッチＳ１をオンと
すればＡチャンネルを受信でき、またスイッチＳ２をオ
ンとすればＢチャンネルを受信できる。

ところが深夜になって、Ａチャンネルの放送が終了しＢ
チャンネルのみ放送しているような場合、使用者はＡチ
ャンネルの放送が終了しているのを知らずにスイッチＳ
、をオンとしてＡチャンネルを受信しようとすることが
ある。

この場合、当然Ａチャンネルを受信できないが、使用者
はＡチャンネルの放送が終了しているのに気が付かず、
チャンネルメモリー１１の内容が何らかの原因で変化し
て受信周波数が変化したためにＡチャンネルが受信でき
ないものと思いこみ、スイッチＳ１に対応するアドレス
にＡチャンネルに対応する選局コードを書き込もうとす
る。

このため、モード切換スイッチＳＷ１を操作してチャン
ネルメモリー１１を書き込み状態とし、次に例えば低速
上昇掃引スイッチ１６ＦＵをオンとして微同調を行い受
信周波数を修正しようとする。

低速掃引上昇スイッチ１６ＦＵをオンしつづけると、そ
のＢチャンネルの放送波が受信でき、後はＡＦＴで引き
込まれる。

このとき使用者は、実際はＢチャンネルの放送波を受信
しているにもかかわらずＡチャンネルの放送波を受信し
ていると思い込んでしまい、ここで書き込み用スイッチ
ＳＷ２をオンとしてスイッチＳ１で指定されたチャンネ
ルメモリー１１のアドレスにチャンネルＢの選局コード
が書き込まれる。

この操作により使用者は、Ａチャンネルの受信周波数を
修正したと思っているが、実際はＡチャンネルの選局コ
ードがＢチャンネルの選局コードに書き換えられてしま
うことになる。

従って次の日、Ａチャンネルを受信しようとしてスイッ
チＳ１をオンとしてもＢチャンネルの放送しか受信でき
ず、結局再度プリセット操作をやりなおさなければなら
なくなる。

本発明は上述の点を考慮して、微同調をとるための長い
周期のパルスＰ２を低速掃引スイッチ１６ＦＵ或いは１
６ＦＤをオンし続けていても一定個数しか発生しないよ
うになし、他のチャンネルに受信周波数が引き込まれる
ことを防止して誤操作を防止するようにしたものである
。

以下、本発明の一実施例について説明するに、本発明の
要旨はカウンタ１４に対する掃引パルスの発生方法にあ
る（υでその部分について第４図以下を参照して説明す
る。

本例では、第４図Ａに示すように例えばＢチャンネルの
上下にＡ及びＣチャンネルが存在しており、チューナ１
の受信周波数を定める局部発振周波数がｆＯａ、ｆ
ｉｂ及びｆＯｃとなるときが各チャンネルの正規の同調
点であるとし、これらｆＯａ。

ｆｏｂ及びｆＯｃを中心に上下に３ＭＨｚづつを考える
。

また、ＡＦＴ動作範囲は第４図Ｂにおいて斜視図示のよ
うに各周波数ｆＯａ−ｆｏｃを中心として±１．２ＭＨ
ｚとなるようにされている。

そして本例では例えば実際放送が終了しているＡチャン
ネルを受信しようとして低速掃引スイッチ１６ＦＵまた
は１６ＦＤをいくら長くオンとしても第４図Ｃに示すよ
うにＡチャンネルの周波数ｆＯからは±１．８ＭＨｚＬ
ｕ上は離調しないようにしているので、隣接チャンネル
は受信できず、例えばＢチャンネルをＡチャンネルと誤
認することがない。

なお、プリセット時には、高速掃引スイッチ１６ＣＵま
たは１６ＣＤを使用するが周波数可変幅が制限されるこ
とはなく、予め高速掃引スイッチ１６ＣＵまたは１６Ｃ
Ｄで目的のチャンネルの近く（正規の周波数±３ＭＨｚ
）に同調させ、後は低速掃引スイッチ１６ＦＣ又は１６
ＦＤを使用してＡＦＴ動作範囲内（正規の周波数±１．
２ＭＨｚ）に入るようにすれば良い。

なお、低速掃引スイッチ１６ＦＵまたは１６ＦＤを使用
した場合、周波数の可変範囲が±１．８ＭＨｚに制限さ
れるが、１．８ＭＨｚ移動すれば必ずＡＦＴ動作範囲
内に入るので問題はない。

かかる本例の動作を実現するためのパルス発生回路の一
実施例を第５図に示す。

第５図において、５０はパルス発振器を示し、これは一
対のトランジスタ５１ａ及び５１ｂからなる非安定マル
チバイブレークの構成とされ、一方のトランジスタ５１
ａのベースがダイオードを介してナンド回路５２の出力
に接続される。

ナンド回路５２には低速掃引スイッチ１６ＦＵ及び１６
ＦＤの出力が供給され、何れか一方のスイッチをオンす
るときのみその出力が１１」となり、これによってパル
ス発振器５０が発振動作を開始し、例えば１００ｍ５の
周期のパルスＰ３が発生し、これがアンド回路５３及び
５４を介して２進計数の１０進加逆カウンタ５５の加算
及び減算入力とされる。

カウンタ５５は１０個の加算入力が供給されたときに桁
上げ（キヤＩＪ −）Ｐ４を発生すると共に、１０個
の減算入力が供給されたときに桁上げ（ボロ）ｐｓ
を発生する。

従ってキヤＩＪ−Ｐ４或いはボローＰ５の周期は１秒と
なる。

このキャリーＰ４は４ビツトの出力（Ｃ１Ｃ２Ｃ３Ｃ４
）を発生する２進計数の加逆カウンタ５６の加算入力と
され、ボローＰ５はカウンタ５６の減算入力とされる。

これらカウンタ５５及び５６のロード端子は共通の端子
５Ｔに接続される。

端子５７に電源投入時及びスイッチ８０〜ＳＮ（第１
図参照）の何れかがオンにされたときに発生する制御パ
ルスが供給され、この制御パルスによってカウンタ５５
が（ｏｏｏｏ）にセットされ、カウンタ５６が（１０１
０）にセットされるようになされている。

カウンタ５６の出力コードＣ１〜Ｃ４はデコーダ５８に
供給され、出力コード（Ｃ１Ｃ２Ｃ８Ｃ４）（２０２１
２２２３）が（０００１）となったときに、デコーダ５
８のナンド回路５９の出力Ｐ６が１０」となり、（ＣＩ
Ｃ２Ｃ３Ｃ４）が（０１００）となったときにデコー
ダ５８のナンド回路６０の出力Ｐ７が「０」となるよう
にされている。

この出力Ｐ６がアンド回路６１に供給され、出力Ｐ７が
アンド回路６２に供給され、一方アンド回路６１及び６
２にはインバータ１８及び２０の出力が供給される。

従ってアンド回路６１の出力Ｐ８は低速上昇掃引スイッ
チ１６ＦＵがオンで且つデコーダ５８の出力Ｐ６が１１
」のときに、「１」となり、アンド回路６２の出力Ｐ、
は低速下降掃引スイッチ１６ＦＤがオンで且つデコーダ
５８の出力Ｐ７が「１」のときに、「１」となる。

このアンド回路６１の出力Ｐ８はアンド回路２２及び５
３に供給され、アンド回路６２の出力Ｐ９はアンド回路
２４及び５４に供給される。

アンド回路２２には第１図と同様にパルスＰ１の分周出
力Ｐ２が供給され、その出力がオア回路２９を介して選
局コード発生用カウンタ１４の加算入力とされる。

また、高速上昇掃引スイッチ１６ＣＵをオンにすると、
パルスＰ１がアンド回路２１及びオア回路２９を通じて
カウンタ１４に加算入力として供給され、さらにＡＦＴ
補正指令ＥＵが「１」のときに、パルスＰ。

がアンド回路２Ｔ及びオア回路２９を通じてカウンタ１
４に補正加算入力として供給される。

この補正用のパルスＰ。

は微同調用のパルスＰ２より長い周期例えば２倍の周期
とされている。

これは、ＡＦＴ動作により成るチャンネルの最良の同調
点に引き込まれている受信周波数を強制的に動かすため
のもので、例えば上昇方向に動かす際にＡＦＴ補正指令
ＥＤが「１」となってパルスＰ。

が減算入力として供給されても、これより短い周期のパ
ルス発振器いはＰ２を加算入力としてカウンタ１４に供
給することにより受信周波数を上昇させることができ、
スイッチ操作をＡＦＴ動作より優先させる必要はなくな
る。

カウンタ１４に対する減算入力はオア回路３０より発生
し、オア回路３０には上述の加算入力の場合と同様に、
低速掃引用のパルスＰ２、高速、掃引用のパルスＰ１□
及びＡＦＴ補正用のパルスＰ。

が夫々アンド回路２４゜２３．２８を介して供給される
ようになされている。

また、３秒の間アンド回路２２或いは２４を介してカウ
ンタ１４に加算入力或いは減算入力が供給されることに
より、チューナ１の受信周波数が１、８ＭＨ２上昇或
いは下降するようにパルスＰ２の周期が選定されている
。

かかる構成において、まず低速上昇掃引スイッチ１６Ｆ
Ｕをオンし、次に低速下降掃引スイッチ１６ＦＤをオン
して微同調をとるときの動作を第６図及び第７図を参照
して説明する。

第６図Ａに示すようにスイッチ１６ＦＵをオンした時点
よりパルス発振器５０が発振動作を開始し、これより同
図Ｂに示す１００ｍｓ周期のパルスＰ３が発生する
。

この場合、アンド回路６１の出力Ｐ８は同図Ｆに示すよ
うにスイッチ１６ＦＵをオンした時より「１」となり、
一方低速下降掃引スイッチ１６ＦＤはオフであるのでナ
ンド回路６２の出力Ｐ９は「０」であり、従ってパルス
Ｐ３がアンド回路６１を介してカウンタ５５に加算入力
として供給され、これより、第６図Ｃに示す１秒周期の
キヤＩＪ−Ｐ４が発生し、カウンタ５６に加算入力とし
て供給される。

ここでカウンタ５６は最初のチャンネルをプログラムす
るときにおいては電源投入時に、それ以降にチャンネル
をプログラムするときにはスイッチＳ■〜ＳＮの操作に
よって、（１０１０）にセットされているから、キヤＩ
Ｊ−Ｐ４が１個供給される毎に、その出力コード（Ｃ１
Ｃ２Ｃ３Ｃ４）は第６図Ｃに示すように、（０１１０）
（１１１０）と歩進する。

そして、この出力コードが（０００１）となると、第６
図Ｅに示すようにデ゛コーダ５８の出力Ｐ６が「０」と
なる。

従って、第６図Ｆに示すようにアンド回路６１の出力Ｐ
８は低速上昇掃引スイッチ１６ＦＵをオンにした時点か
ら３秒間のみ「１」となり、スイッチ１６ＦＵをこれ以
上長くオンしていても無関係に「０」となる。

このアンド回路６１の出力Ｐ８が「１」のときに即ち３
秒間に対応する所定の個数のパルスＰ２がアンド回路２
２及びオア回路２９を介してカウンタ１４に加算入力と
して供給され、受信周波数が１．８ＭＨｚ上昇するこ
とになる。

引き続いて第７図Ａに示すように下降掃引スイッチ１６
ＦＤをオンにした場合、この時より同図Ｂに示すように
パルスＰ３が発生すると共に、同図Ｃに示す１秒周期の
ボローＰ５がカウンタ５６に減算入力として供給され、
同図りに示すようにその出力コードＣ１〜Ｃ４が（ｏｏ
ｏｉ）よりボローＰ、が供給されるごとに、（１１１
０）（０１１０）・・・・・・・・・・・・というよ
うに減少方向に歩進する。

そしてこれが（０１００）となるとデコーダ５８の出力
Ｐ７が第７図Ｅに示すように「１」となり、アンド回路
６２の出力Ｐ、は同図Ｆに示すように、スイッチ１６Ｆ
Ｄをオンにした時より立上り、６秒間「１」となる。

従って、パルスＰ２が６秒間、アンド回路２４及びオア
回路３０を介してカウンタ１４に減算入力として供給さ
れ、これによりチューナ１の受信周波数が３．６ＭＨｚ
下降し、ＡＦＴ動作範囲内に持し来たされ、ＡＦＴによ
り最良の同調点に引き込まれる。

ここで、スイッチＳ■〜ｓＮの何れかをオンして、カウ
ンタ１４の出力コードＡＩ＝Ａｎをチャンネルメモリー
１１に書き込むと共に、カウンタ５５及び５６を（ｏｏ
ｏｏ）（１０１０）にセットする。

また、まず低速下降掃引スイッチ１６ＦＤをオンし、次
に低速上昇掃引スイッチ１６ＦＵをオンして微同調をと
るときの動作について第８図及び第９図を参照して説明
する。

まず、低速下降掃引スイッチ１６ＦＤを第８図Ａに示す
ようにオンすると、上述と同様にアンド回路５３の出力
に同図Ｂに示すようにパルスＰ３が発生し、従ってカウ
ンタ５５より同図Ｃに示す１秒周期のボローＣ７が発生
し、これがカウンタ５６に減算入力として供給される。

このボローＰ、によってカウンタ５６の出力コードＣ１
〜Ｃ４は第８図りに示すように初期の状態（１０１０）
から減少方向に歩進し、これが（ｏｉｏｏ）となると、
同図Ｅに示すようにデコーダ５８の出力Ｐ７が「１」か
ら「０」となる。

従ってアンド回路６２の出力Ｐ９は第８図Ｆに示すよう
にスイッチ１６ＦＤをオンした時から３秒間「１」とな
り、これによって所定個数のパルスＰ２がアンド回路２
４及びオア回路３０を通じてカウンタ１４に供給され、
受信周波数が１．８ＭＨｚ下降する。

引き続いて第９図Ａに示すように低速上昇掃引スイッチ
１６ＦＵをオンにすると、この時から発生する同図Ｂに
示すパルスＰ３によってカウンタ５５から同図Ｃに示す
キヤＩＪ−Ｐ４が発生し、カウンタ５６の出力コードＣ
１〜Ｃ４は同図りに示すように（０１００）からキャリ
ーＰ４によって増加方向に歩進され、これが（ｏｏｏｉ
）となると、同図Ｅに示すようにデコーダ５８の出力
Ｐ６が１１」から「Ｏ」となる。

これによってアンド回路６１の出力Ｐ８は第９図Ｆに示
すように、スイッチ１６ＦＵをオンにした時から６秒間
「１」となり、所定個数のパルスＰ２がカウンタ１４に
供給され、受信周波数が３．６ＭＨｚ上昇する。

以上の説明から明かなように、低速上昇掃引スイッチ１
６ＦＵ或いは低速下降掃引スイッチ１６ＦＤの何れか一
方又は両者を順番に操作することによって、スイッチ操
作時間に影響されることなくこれらスイッチを操作する
以前の値を中心にして受信周波数を±１．８ＭＥｌｚ
動かすことができる。

従って本発明によれば使用者の誤解によりチャンネルメ
モリーの内容を誤って変更してしまうことがなく、また
プリセット操作に支障をきたすこともない。

なお、上述の説明では選局コードをチャンネルメモリー
１１に書き込むプログラム時に掃引スイッチ１６ＣＵ、
１６ＦＵ、１６ＣＤ、１６ＦＤを操作するようにしたが
、これに限らず、掃引スイッチにより所望のチャンネル
を順次受信する場合にも適用して同様の利益がある。

またＡＦＴの動作範囲（ｆＯ±１．２ＭＨｚ）等の
周波数は一例であって、これに限られないことは勿論で
ある。

例えば実際のチャンネル割当においては、隣接したチャ
ンネルが空チャンネルとされているので、微同調の範囲
を６ＭＨｚとすることは可能である。

【図面の簡単な説明】

第１図は本発明を適用しうる選局装置の一例の系統図、
第２図はＡＦＴ動作の説明に用いる路線図、第３図は選
局装置の動作説明に用いるタイムチャート、第４図は本
発明の一実施例の説明に用いる路線図、第５図は本発明
の一実施例の要部接続図、第６図〜第９図はその動作説
明に用いるタイムチャートである。１は電子同調チューナ、６はＡＦＴ回路、１１はチャン
ネルメモリー、１２はアドレス指定回路、１４は選局コ
ード発生用カウンタ、１５はパルス発生回路、１６ＣＵ
は高速上昇掃引スイッチ、１６ＦＵは低速上昇掃引スイ
ッチ、１６ＣＤは高速下降掃引スイッチ、１６ＦＤは低
速下降掃引スイッチ、５０はパルス発振器、５５，５６
はカウンタ、５８はデコーダである。

Claims

【特許請求の範囲】

１高速掃引用パルスと、この高速掃引用パルスの周期
より長い周期の低速掃引用パルスを発生するパルス発生
回路と、このパルス発生回路からの高速または低速掃引
用パルスが選択的に供給されるカウンタと、このカウン
タの出力を記憶するチャンネルメモリーと、上記カウン
タの出力を同調電圧に変換する変換回路と、この変換回
路の出力が供給される電子同調チューナとを有し、プロ
グラム時には上記パルス発生回路からの高速または低速
掃引用パルスにより上記カウンタの内容を順次変更し、
放送波受信時に上記カウンタの内容を上記チャンネルメ
モリーの所定アドレスに記憶し、選局時には上記チャン
ネルメモリーの所定アドレスの内容を読み出して上記カ
ウンタに転送して所定の同調電圧を得るようにした選局
装置に於いて、上記低速掃引用パルスが所定個数以上連
続して上記カウンタに供給されるのを阻止する手段を設
けることにより上記低速掃引用パルスによる受信周波数
の変更幅を一定値以下に制限するようにした選局装置。