JPS5824944A - ソフトウエアの制御方式 - Google Patents
ソフトウエアの制御方式Info
- Publication number
- JPS5824944A JPS5824944A JP56123438A JP12343881A JPS5824944A JP S5824944 A JPS5824944 A JP S5824944A JP 56123438 A JP56123438 A JP 56123438A JP 12343881 A JP12343881 A JP 12343881A JP S5824944 A JPS5824944 A JP S5824944A
- Authority
- JP
- Japan
- Prior art keywords
- software
- hardware
- circuit
- register
- identification code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はソフトウェア制御方式に係〕−％にエーソ先に
提供されたソフトウェアが該為−ザ先Ｏハードク２ア上
で実行されるべきか否かを判定し制御する方式に関する
。
提供されたソフトウェアが該為−ザ先Ｏハードク２ア上
で実行されるべきか否かを判定し制御する方式に関する
。
ハードウェアが則−のラフトウ２ア制御Ｏ計算機システ
ムに訃いて、ノットウニ７により計算機性能ｔ−異な９
たものとすることが出来る・それ故、こＯ性質を利用し
て２機種以上Ｏ関でツイールドアラググレード可能な計
算機とすることが有る〇更に同−機種でもこのラフトウ
２ア（例えばマイクロプログラム）の交換によシ性能向
上、あるいは機能追加を図ることが出来る・この糠な計
算機システムにおいては異機種用ソフトウェアがローテ
イングされると性能又は機能が異なりた計算機システム
となる０ 従来、ソフトウェアとハードウェアの斉合性をチェック
する方式がなかうたため、ソフトか不適切なハード上で
実行されるという欠点があうた・本発明は前記欠点を解
消すべく、ノアトウ算ア番号と機Ｉａｏ−＊を懺ｔ＊視
ソフトウェアにンソール１闘セッサ用ノ７トクエア）が
検索し実行可否を判定してから提供ソフトを実行する方
式を提供することｔａ的とする・ この目的はソフトウェア制御の計算機システムにおいて
、提供されるソ７トウ算アＯ実行町否を判断する為の識
別コードを、前記ソフトウェア及び該ソフトウ為アが実
行されるハードウェアに設け、＃Ｉ紀ン７トウ翼アの実
行に先立ち、前記ラフトウ８アとハードウェアの識別コ
ードが一致するがどうかをチ算ツクする手段を段け、前
記識別コードが一致した時Ｏみ％＃紀ソ７トゥ瓢アを前
記バー以下図’ｔＪ ｔ ｌ！ ｓて本発明の詳細な説
明する。
ムに訃いて、ノットウニ７により計算機性能ｔ−異な９
たものとすることが出来る・それ故、こＯ性質を利用し
て２機種以上Ｏ関でツイールドアラググレード可能な計
算機とすることが有る〇更に同−機種でもこのラフトウ
２ア（例えばマイクロプログラム）の交換によシ性能向
上、あるいは機能追加を図ることが出来る・この糠な計
算機システムにおいては異機種用ソフトウェアがローテ
イングされると性能又は機能が異なりた計算機システム
となる０ 従来、ソフトウェアとハードウェアの斉合性をチェック
する方式がなかうたため、ソフトか不適切なハード上で
実行されるという欠点があうた・本発明は前記欠点を解
消すべく、ノアトウ算ア番号と機Ｉａｏ−＊を懺ｔ＊視
ソフトウェアにンソール１闘セッサ用ノ７トクエア）が
検索し実行可否を判定してから提供ソフトを実行する方
式を提供することｔａ的とする・ この目的はソフトウェア制御の計算機システムにおいて
、提供されるソ７トウ算アＯ実行町否を判断する為の識
別コードを、前記ソフトウェア及び該ソフトウ為アが実
行されるハードウェアに設け、＃Ｉ紀ン７トウ翼アの実
行に先立ち、前記ラフトウ８アとハードウェアの識別コ
ードが一致するがどうかをチ算ツクする手段を段け、前
記識別コードが一致した時Ｏみ％＃紀ソ７トゥ瓢アを前
記バー以下図’ｔＪ ｔ ｌ！ ｓて本発明の詳細な説
明する。
第１因は本発明の一１！施例を示す概念図である・図に
おいて、１１はＣＰＵハードウェア、１２はコントロー
ルステレージ、１３はインタ７、−ス回路部、１４はパ
ードウ凰ア状態設定回路、１５社外Ｓ記憶装置（例えば
フロッピィディスク）％１６は；ンンールプロセッサハ
ードク算ア、１７は記憶部、１８はコンソールプ四セッ
ナノ７トク凰アである◎ 第２図は本発明〇−一実施例示すソ７トク飢アテ算ツク
Ｏ機能ブロック園である。
おいて、１１はＣＰＵハードウェア、１２はコントロー
ルステレージ、１３はインタ７、−ス回路部、１４はパ
ードウ凰ア状態設定回路、１５社外Ｓ記憶装置（例えば
フロッピィディスク）％１６は；ンンールプロセッサハ
ードク算ア、１７は記憶部、１８はコンソールプ四セッ
ナノ７トク凰アである◎ 第２図は本発明〇−一実施例示すソ７トク飢アテ算ツク
Ｏ機能ブロック園である。
園において、２１はローディング部、２２はｐｏｗｅ組
゛−０Ｎ−Ｒｅ ｓ ｅ を部、２３はレジスタ情報読
込部、２４は識別；−トチ凰ツク部、２５Ｆｉ工ラーメ
ツセージ表示部、２６はラフトウ２ア賽行部である。
゛−０Ｎ−Ｒｅ ｓ ｅ を部、２３はレジスタ情報読
込部、２４は識別；−トチ凰ツク部、２５Ｆｉ工ラーメ
ツセージ表示部、２６はラフトウ２ア賽行部である。
さて、ハードウェア機能設定回路１４はスイッチ回路及
びレジスタより成り立うている。該レジ路部１３はハー
ドウェア状ＩＩｌ投定回路部１４及びコントウール、ス
トレージ１２（マイクログログラム格納紀憶装ｆｌｌ）
とコンソールプロセッサバードウ嶌ア１６との情報切替
えを行う・ローディング部２１け外部配憶装會１５上の
マイクロプログラムをインタツボ−ス回路１１１３を介
してコントロールストレッジ１２へ四−ティングするの
この田−ディング完了後、；ンソー＃ｙｗセッサン７ト
ウ＾ア１８はローディングされたマイクロプログラムを
起動して、ハードク風ア状態設定回路部１４上のレジス
タの設定内容（識別コード）をインタフ諷−ス回路部１
３を介してレジスタ清報読込部２３で読み込みモデル感
、号機マイクログログ２ム喬号と〇−款を識別；−トチ
鼻ツタｌＩ２４でチ襲ツ／Ｌ、一致しｅい場合はエラー
メツセージ表示ｍＺｌｅ議ｊ１１１１！−ｙｓ不−１ｋ
Ｏ旨表示シ、一致する場合はソフト？算ア実行ｓ２６を
径由して轟該プ請ダツムＯ実行ｋｓゐ・ 以上説明し友ように本発明によれば、提供ソ７トク算ア
が、癲該ハードウェア上で実行することＯ適否を判断し
てから実行されるため、ハードウェアとソ７トク爲アＯ
不逼轟な綴金せを完全にチェックできるため、有償ソフ
トの不幽なハード上ＯＳ行ｔｍ止でき為という効果があ
る・
びレジスタより成り立うている。該レジ路部１３はハー
ドウェア状ＩＩｌ投定回路部１４及びコントウール、ス
トレージ１２（マイクログログラム格納紀憶装ｆｌｌ）
とコンソールプロセッサバードウ嶌ア１６との情報切替
えを行う・ローディング部２１け外部配憶装會１５上の
マイクロプログラムをインタツボ−ス回路１１１３を介
してコントロールストレッジ１２へ四−ティングするの
この田−ディング完了後、；ンソー＃ｙｗセッサン７ト
ウ＾ア１８はローディングされたマイクロプログラムを
起動して、ハードク風ア状態設定回路部１４上のレジス
タの設定内容（識別コード）をインタフ諷−ス回路部１
３を介してレジスタ清報読込部２３で読み込みモデル感
、号機マイクログログ２ム喬号と〇−款を識別；−トチ
鼻ツタｌＩ２４でチ襲ツ／Ｌ、一致しｅい場合はエラー
メツセージ表示ｍＺｌｅ議ｊ１１１１！−ｙｓ不−１ｋ
Ｏ旨表示シ、一致する場合はソフト？算ア実行ｓ２６を
径由して轟該プ請ダツムＯ実行ｋｓゐ・ 以上説明し友ように本発明によれば、提供ソ７トク算ア
が、癲該ハードウェア上で実行することＯ適否を判断し
てから実行されるため、ハードウェアとソ７トク爲アＯ
不逼轟な綴金せを完全にチェックできるため、有償ソフ
トの不幽なハード上ＯＳ行ｔｍ止でき為という効果があ
る・
第１図は本発明〇一実施例を示す概念図である・籐２図
は不発＠〇−奥施例を示すラフトウ２アチ風ツタＯ機能
ブー゛−夕図であＪ）（１紀号Ｏ説−１１１−−−−−
ＣＰＵバードウ２ア、１２・・・・・・コントロールス
テレージ、１３・・・・−インタフ算−ス＠ｊｕｌｌｓ
１４−−−ハードウェア状態設ｊｉ！回路、１５・・
・−・外部記憶懺愈（例えば７−ツビイデイスク）、１
６・・・・−コンソールグｗＩ竜ツサハードウ藤ア、１
７−−−・記憶部、１８−・−・コンソールグ蓼セッナ
ン７ト？算ア拳 茸 １ 回 算 ２ 色
は不発＠〇−奥施例を示すラフトウ２アチ風ツタＯ機能
ブー゛−夕図であＪ）（１紀号Ｏ説−１１１−−−−−
ＣＰＵバードウ２ア、１２・・・・・・コントロールス
テレージ、１３・・・・−インタフ算−ス＠ｊｕｌｌｓ
１４−−−ハードウェア状態設ｊｉ！回路、１５・・
・−・外部記憶懺愈（例えば７−ツビイデイスク）、１
６・・・・−コンソールグｗＩ竜ツサハードウ藤ア、１
７−−−・記憶部、１８−・−・コンソールグ蓼セッナ
ン７ト？算ア拳 茸 １ 回 算 ２ 色
Claims (1)
- ソフトウェア制御の計算機システムにおいて、提供され
るソフト？島アの実行可否を判断する為Ｏ識別コードを
、前記ソフトウェア及び該ソフトウェアが夷行畜れるハ
ードウエアに設け、前記ソ７トウ瓢アＯ１！行に先立ち
、ｖｌ配ノフトウ２アとハードウェアＯ識別コードが一
致するかどうかをデ２ツクする手Ｒｔ設け、鋺記−別コ
ードが一致した時のみ、前記ソフトウェアを前記ハード
ウェア上で実行することを特徴とするソフトウェアの制
御方式
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56123438A JPS5824944A (ja) | 1981-08-06 | 1981-08-06 | ソフトウエアの制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56123438A JPS5824944A (ja) | 1981-08-06 | 1981-08-06 | ソフトウエアの制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5824944A true JPS5824944A (ja) | 1983-02-15 |
Family
ID=14860584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56123438A Pending JPS5824944A (ja) | 1981-08-06 | 1981-08-06 | ソフトウエアの制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5824944A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62165241A (ja) * | 1986-01-17 | 1987-07-21 | Fujitsu Ltd | システム識別情報管理方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4895134A (ja) * | 1972-03-15 | 1973-12-06 |
-
1981
- 1981-08-06 JP JP56123438A patent/JPS5824944A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4895134A (ja) * | 1972-03-15 | 1973-12-06 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62165241A (ja) * | 1986-01-17 | 1987-07-21 | Fujitsu Ltd | システム識別情報管理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01161448A (ja) | 開発支援特徴を具えるデータプロセツサ | |
| JPH06250871A (ja) | Ｃｐｕコア、該ｃｐｕコアを有するａｓｉｃ、及び該ａｓｉｃを備えたエミュレーションシステム | |
| US4731736A (en) | Method and apparatus for coordinating execution of an instruction by a selected coprocessor | |
| US4750110A (en) | Method and apparatus for executing an instruction contingent upon a condition present in another data processor | |
| US5029073A (en) | Method for fast establishing a co-processor to memory linkage by main processor | |
| JPH07219809A (ja) | データ処理装置およびデータ処理方法 | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| EP0526911B1 (en) | A method and apparatus for coordinating execution of an instruction by a coprocessor | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| US4914578A (en) | Method and apparatus for interrupting a coprocessor | |
| JPS5824944A (ja) | ソフトウエアの制御方式 | |
| JPH04220737A (ja) | プロセッサおよびデータ処理システム | |
| US4758978A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| JPS6329868A (ja) | Ｄｍａコントロ−ラ | |
| JPS6049352B2 (ja) | デ−タ処理装置 | |
| JPS6376028A (ja) | 仮想計算機システムにおける命令ステツプ実行制御方式 | |
| JPH0754470B2 (ja) | 仮想計算機システムの制御方法 | |
| JP2624798B2 (ja) | 処理装置のデバッグ機構 | |
| JP2808558B2 (ja) | 情報処理装置 | |
| JP2674873B2 (ja) | プログラム開発支援装置のステップ実行動作方法 | |
| JPS6214240A (ja) | プログラム検査方式 | |
| JPH0440532A (ja) | リアルタイム処理装置 | |
| JPH01280818A (ja) | 演算制御装置の初期化方法 | |
| JPS5922588Y2 (ja) | マイクロプログラムプロセツサ | |
| JPS59208658A (ja) | デバツグ方法 |