JPS58225313A - 上空シエ−デイングと地上シエ−デイング間の人工水平線発生装置 - Google Patents

上空シエ−デイングと地上シエ−デイング間の人工水平線発生装置

Info

Publication number
JPS58225313A
JPS58225313A JP58083952A JP8395283A JPS58225313A JP S58225313 A JPS58225313 A JP S58225313A JP 58083952 A JP58083952 A JP 58083952A JP 8395283 A JP8395283 A JP 8395283A JP S58225313 A JPS58225313 A JP S58225313A
Authority
JP
Japan
Prior art keywords
signal
line
shading
generating
slope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58083952A
Other languages
English (en)
Other versions
JPH0261686B2 (ja
Inventor
ジエイ・ロウランド・デトマ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sperry Corp
Original Assignee
Sperry Rand Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sperry Rand Corp filed Critical Sperry Rand Corp
Publication of JPS58225313A publication Critical patent/JPS58225313A/ja
Publication of JPH0261686B2 publication Critical patent/JPH0261686B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/42Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Image Generation (AREA)
  • Gyroscopes (AREA)
  • Navigation (AREA)
  • Processing Or Creating Images (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の分野 本発明は、一般に、航空機の飛行計測装置に関するもの
であり、特に、二カラー表示が水平線あるいは遷移線パ
ラメータによって完全に特定化されている人工水平線ラ
スク発生装置より特定すれば、本発明は、記憶装置を必
要としないで、塔載しているホスト処理装置の水平線計
算負担を除去している、与えられた人工水平線ラスク発
生装置に関するものである0 (2)先行技術の説明 先行技術による人工水平線ラスク発生装置においては二
つの基本的な方法が利用されて来た。
最も基本的な方法は、あらゆるスクリーン(画面)画素
を記憶素子で表わすやり方である01画素につき1ビツ
トのこの方法は非常に融通がきくのであるが゛、必要と
されるぼり大な記憶量は高価であり、かつ大規模なホス
ト処理装置の計算を必要とする。12インあたシ256
画素を有する。256ラインから成る代表的二カラー表
示は、65,536記憶素子を必要とする0人工水平線
表示の簡素性を利用することによって、別の先行技術は
、文字ブロッキングを利用して記憶要件を縮少している
。該二カラー表示は、各々が多くのスクリーン画素から
成る多くノブロックに分割される。次いで各ブロックは
個々の画素の有するカラーを定める文字を割シ当てられ
る。典型的なものとしては、表示の90q6は僅か二文
字を利用するだけで生成し得る、すなわち、上空シェー
ディングを表わす一字と地上シェーディングを表わす他
の一字である。表示の残シの10チは、上空シェーディ
ングと地上シェーディングとの間の遷移領域すなわち水
平境界線となっており、さらに幾つかの文字を利用して
定められる。1ラインあたり256画素を有する256
ラインから成る典型的二カラー水平線表示は、4画素ブ
ロックで四つに分けられ、4,096ブロツクに割シ当
てられた128の異なる文字で定められることができる
このように実行することによって30,720の記憶素
子を必要とする。この文字ブロッキング方式は、必要な
記憶量を縮少してはいるが、ホスト処理装置の計算負担
はなお大であり、かつ、利用される記憶量はかなシ多い
ままである。
このホスト処理装置の計算負担をさらに低減するための
技術は、ミラーその他によって発明され、本発明の出願
人に譲渡された、「航空機飛行計器表示装置」と称する
米国特許第4,149゜148号に説明されている。ミ
ラーの方法によれば、該水平線表示は、二つのカラー範
囲を分離する直線Ktで縮少され得るのである。従って
、全表示が遷移線パラメーター、すなわち、水平線の傾
斜、開始カラーおよび、ラスタ走査が最初に水平境界線
と出合うすなわち交わる点の水平と垂直座標と云ったも
のを特定することによって簡単に特定され得る。次いで
全表示は、各2スタ走査線と交差する各遷移点を計算し
、これらの点を記憶装置に記憶することによって発生さ
れるのである。記憶装置に記憶されたものもまた、各ラ
スク線に対応する適切な上空あるいは地上シェーディン
グを表わすビデオシェーディング情報である。従って、
該上空/地上シ    i・ニーディングは、ラスタ走
査に同期して記憶装置をアドレスすることにより、また
、該記憶装置に記憶された情報に従って上空から地上へ
、あるいはその逆にシェーディングを変化させることに
よって、発生されるのである。この方式によれば、ホス
ト処理装置はラスタ走査線で交差する各遷移点を計算す
る必要があシ、従って、ホスト処理装置に負担を与えて
いるということに気が付くのである。さらに、そのよう
に計算された遷移点は、その後の利用のために記憶装置
に記憶されなければならない。これら二つの要件は、該
ホスト処理装置が複数の飛行計器を制御することに対し
て常に責任があるという理由で、望ましくないと考えら
れる。該処理装置に人工水平線ラスタ発生装置を制御す
るというもう一つの仕事を割り当てることによって、必
然的に速度遅延割り込みを生じ、また記憶バジェットを
増加させる。これらの不利な点は、表示分解能を増すと
いうインパクトを考慮すると、よシ大きくさえなるので
ある。例えば、1ラインあたシ254画素を有する25
6ラインの表示から、1ラインおたυ512画素を有す
る512ラインの表示への変化は、ホスト処理装置の計
算の数を二倍にし、かつ遷移点を記憶するのに要する記
憶量を二倍にすることKなる。
(3)発明の概要 本発明は、ホスト処理装置から計算負担を除去すること
によシ、また、人工水平線を発生することに関連して記
憶装置の必要性を排除することによって、上述の諸問題
を解決しているのである。
本発明は、上空/地上シェーディングを表示する表示面
を有し、かつ、通常の態様でラスタを発生する装置をも
含んでいる、従来の表示装置と結合して動゛作するよう
に意図されている。
上空と地上のシェーディング間の人工水平境界線は、ラ
スク線が最初に該人工境界線と交差する点を表わす交差
ワードによって、また、咳水平境界線を表わす傾斜信号
によって、さらにまた、開始シェーディングを表わすシ
ェーディング信号によって、パラメーター的に表わされ
る。
これらのパラメーターは従来の態様で、ホスト処理装置
によって発生される。
本発明は、該ラスター線に同期する信号を発生する第一
のディジタルタイミング装置と、各2スタ線の画素に同
期する第二のディジタル信号を発生する第二のディジタ
ルタイミング回路とを備えている。遷移点計算回路は、
該傾斜信号パラメーターに応答して、水平境界線の、現
在発生されているラスタ線との交差を表わす、今の、す
なわち現在の遷移点信号と、オーバーフロー状態信号と
を発生する。従って、現遷移点信号は、実時間に、すな
わち、その関連するラスタ走査線が描かれる直前に、発
生されるのである。
本発明はさらに、現遷移点信号ならびに第二のディジタ
ルタイミング信号に応答する第一の比較装置を備えてお
り、現在発生されている画素が水平境界線の左方か右方
かを示す左/右信号を発生している。第一のディジタル
タイミング信号および初期交差ワードに応答する第二の
比較装置は、現在発生されているラスタ線が水平境界線
の上方か下方かを示す上/子信号を発生する。
該左/右信号、該上/下信号、オーバー70−状態信号
、M斜信号および初期シェープイン    ゛グ信号に
応答する論理回路は、現在発生された画素は上空シェー
ディングによるものか地上シェーディングによるものか
を判定する。該初期シェーディング、信号によって、咳
ラスタ走査線は、現遷移点に先立って、該ラスタ走査線
が発生されている場合に、上空あるいは地上7エーデイ
ングのうちのどちらか一方を表わし、該ラスタ走査線が
、現遷移点に続いて発生される場合には、前記7゛ニー
デイングのもう一方を表わす。
(4)良好な具体例の説明 第2図は、典型的なシェーディングの図示されたもので
ある。参照番号10で通常水される表示装置は、表示面
12を備えており、上空/地上表現を表示する。例えば
、該表示面は従来のCRT表示装置面あるいは比較でき
る液晶表示面であってよく、また、他の電気的に付勢さ
れた表示装置であってもよい。
従来のラスタ発生装置14は、従来の態様で、個々の画
素18からなるラスタ線16を備えた表示面上にラスタ
を与える。これらの2スタ線は連続的に発生され得るし
、各ラスタ線は多くの連続的に発生した画素を有してい
るということが理解されるであろう。典型的な表示装置
は、各々が256画素を有する256ラインのラスタ線
から成っている。より大きな分解能はこのライン数ある
いは与えられた表示面の範囲における1ラインあたシの
画素の数を増やすことによって得られる。
人工水平線は、2カラーすなわち2シエーデイング、地
上シェーディングと上空シェーディングとを利用するこ
とによって表示面上に表わされる。本良好な具体例にお
いては、水平境界線は、地上シェーディングと上空シェ
ーディングとの間の遷移線として定められる。第2図に
おいて、水平境界線は参照番号20で示されており、負
の傾斜を有する典型的な水平線である。
ここで利用されるように、傾斜は、走向する上昇率を、
すなわち、X−Y座標システムにおける、△Y/△Xを
示す。第6図は、正の傾斜を有する典型的水平境界線を
示す。
本発明を説明するために、例えば、ラスタ発生装置14
は表示面12の上方左側隅における原点0に始まるラス
タを発生し、次いで、第一の線のこれらの連続する画素
によって、X偏向信号を傾斜させなからY偏向定数を保
持することによって、ラスタ線を水平に描くとする。こ
の第一の線の終シで、該Y偏向は第二の線に増分され、
該X偏向は初期化される。次いで第二のラスタ線が、X
偏向信号を傾斜させなからY偏向定数を保持することに
よって水平に描かれる。この態様で、全ラスタパターン
が発生されるのである。あるいはまた、該ラスタは交互
の線上で両方向に発生され得る。本発明は、明らかに、
選ばれた特定のシーケンスに関係なく利用されてラスタ
を増分するのである。さらK。
ト方左側隅の始動点すなわち原点0は、便宜上選ばれた
のであって、本発明を限定するものとして取られるべき
ではない。
引き続き第2図および第3図について見ると、水平境界
線20は、それが、現在発生されているラスク線と最初
に一致する、すなわち交差する点として定められた初期
交点22を有している。明らかに、この初期交点より上
に生ずる、すなわち時間よシ早く生ずるラスク線は水平
境界線とは交差しない。との非交差領域にあるラスク線
は、第2図および第3図において、参照番号24で表わ
された範囲に位置している。この初期交点22は数字ワ
ードによって示され得るが、以後上れは、初期交点のY
軸位置すなわちY座標(線番号)とX軸位置すなわちX
座標(画素番号)を表わす、初期交差ワードとして参照
される。例えば、第2図において、初期交点は、原点か
らドへはソ51番目の線で原点から右へ0番目の画素位
置に生じている。従って、初期交差ワードはX軸座標0
とY軸座標51とから成るのである。第3図では反対に
、初期交点22は、原点からはソ51番目の線で255
番目の画素位置に生じており、それはX軸座標255で
Y軸座標51を有している。
所で、第1図について見ると、本発明の良好な具体例が
、従来のホスト処理装置30およびラスク発生装置14
と結合して示されている。
このホスト処理装置は、米国特許第4,149,148
号で示された、水平境界線を定めるのに必要なこれらの
パラメーターを従来の態様で発生している。簡単に云え
ば、該ホスト処理装置30は、初期交点のX、!:Y座
標を備えた初期交差ワードを発生するのである。ホスト
処理装置はまた、水平境界線の傾斜の振幅と符号とによ
って決定された傾斜信号をも発生する。また、該ホスト
処理装置は、上空/地上シェーディングの゛一つを表わ
す初期シェーディング信号も発生する。
ここで使用されるように、初期シェーディング    
 (。
は開始カラーという用語と同意義に使用され、水平境界
線を通って通過するどのラスク線についてもの第1のカ
ラ一つまり始めのカラーの意味である。開始カラーとし
て示された、用語「ホット」(最新の)開始カラーは、
水平境界線を通過した後のどの線についてもの第二のシ
ェーディングすなわち力2−を表わす。第2図において
、線(目盛)60け地上シェーディングに対応する開始
カラーを有しており、ゆえに、第6図における線(目盛
)60は上空シェーディングに対応する開始カラーを有
している。第2図および第3図の両方で、例えば、線(
目盛)5は水平境界線と交差しないことに注目されたい
。従って、開始カラーの概念は線(目盛)5については
当てはまらないのである。
本発明の装置は、ホスト処理装置30から、水平境界線
パラメーターおよび初期シエーテイング情報を受信する
四つのラッチ32.34.36゜58を備えている。ラ
ッチ32は開始カラーすなわち、第一のラスク線の特性
である初期シェーディングを受信して、水平境界線と交
差する。
例えば、水平境界線が第2図に例証されているような場
合は、初期シェーディングすなわち開始カラーは地上シ
ェーディングとなっている。
水平境界線が、第5図に例証されるような場合、開始カ
ラーはト空シェーディングとなる。ラッチ34および3
6はホスト処理装置30から水平境界線傾斜情報を受信
する。ラッチ54は、ラスク線が最初に水平境界線と交
差するX軸座標を表わす初期交差ワードを受信する。第
2図で例示されている水平境界線にとって、このX軸初
期交差座標は、0であるが、反対に、第6図の水平境界
線にとってのX軸初期交差座標は255である。X軸初
期交差座標0は負の傾斜に対応し、一方、X軸座標25
5は正の傾斜に対応する、ということに注目していたソ
きたい。従って、第2図および第3図に示されるような
条件に対する初期交点のX軸座標は、傾斜の符号を表示
するのに利用され得る。
ラッチ36は、ホスト処理装置により計算された水平境
界線の傾斜に基づく数値すなわちデルタ遷移係数を受信
し、該数値は数式(、□/△Y)に従って計算される。
この計算された値の符号は、傾斜符号を明瞭に決定する
のに利用され得る。
ラッチ38は、初期交点のY軸座標を受信する。第2図
および第3図において、このY軸初期交差座標は約51
であり、最初の50ラインは、少しの遷移もすることな
く1カラーで発生されるということを意味している。
該良好な具体例はさらに、各ラスク走査の開始に、リー
ド42を介してラスク発生装置14によって初期化され
るビットカウンターすなわち画素カウンター40を備え
ており、それは、発生されている画素に同期してカウン
トし、第二のディジタルタイミング信号を発生する。ラ
インカウンター44は、リード46を介してラスク発生
装置14から結合された垂直シンクによって初期化され
、発生されているラスク線に同j1月してカウントし、
第一のディジタルタイミング信号を発生する。このよう
に、ビットカウンター40およびラインカウンター44
を共に採用することによって、本発明の装置は、従来の
ラスク発生装置によって現在発生されている画素アドレ
スに対応する画素番号とライン番号とを発生するのであ
る。XY平面によって、ビットカウンター40はX位置
を、ラインカウンター44はX位置を発生する。
本発明の装置は、さらに、遷移点加算器/累算器48を
備えている。該加算器/累算器48は、リード50上の
初期X軸交差座標ならびにリード52上のデルタ遷移係
数信号を受信する。該加算器/累算器48は、リード4
9を介してラスク発生装置14から結合された垂直シン
クによって初期化され、該初期X軸交差座標が該累算器
内に記憶されるようにする。該加算器/累算器48は、
各ラスク走査後の遷移点の値を更新し、かつ、出力リー
ド54上に現在の遷移点値を発生する。さらに説明する
と、動作信号はり一ド56から加算器/累算器48に結
合されて、第2図および第6図において参照番号24で
示される非交差領域内に、現在のラスク線がもはや存在
しないことを表示する。動作されると、該加算器/累算
器48は、該累算器内に記憶された現在の遷移点値に、
ラッチ36のデルタ遷移係数を加算することによって、
次に続くラスク線に対する遷移点を更新する。明らかに
、加算されるべきこの係数は傾斜の逆数に等しい。計算
された後、この新らしい遷移点は累算器に記憶され、ま
た、リード54にアクセスされ得る。
本発明の装置は二つの比較装置を利用しており、第一の
比較装置62は、現在発生されている画素が水平境界線
の右側であるか左側であるかをテストする。第二の比較
装置64は、発生されている現在のラスク線が初期交点
22の上方であるか下方であるかを判定する。換言すれ
ば、比較装置64は、現在のラスク線が第2図および第
3図における範囲24の範囲内にあるか範囲外にあるか
をテストする。
より特定すれば、比較装置62は、ビットカウンター4
0から出カリードロ5を介して現在の画素を表わす信号
を受信するのである。比較装置62はこの値を、リード
54を介して加算器/累算器48に記憶された現在の遷
移点と比較する。ビットカウンター40の数値出力が、
加算器/累算器の数値出力より大きいかあるいはそれに
等しい場合、比較装置62はリード66上に論理高信号
を出力する。そうでなければ、リード66の該出力信号
は低いのである。
比較装置64は、リード65を介してラインカウンター
から発生されている現在のラスク線を表わす信号を受信
し、この信号の数値を、ラッチ3日に記憶された初期Y
軸交差ワードと比較する。ラインカウンター44の該出
力がランチ38に記憶された初期交差ワードより大きい
か、あるいはまたそれに等しい場合、比較装置64はリ
ード68に論理高信号を出力する。そうでなければ、リ
ード68の該信号は低いのである。リード68の該信号
はり−ド56に結合されて加算器/累算器4Bに対する
動作信号として利用される。
本発明の装置はさらに、カラー論理回路70を備えてい
る。カラー論理回路70は、リード2−71を介してラ
ッチ32に記憶された開始カラー信号を受信する。該カ
ラー論理回路70はまた、それぞれリード66および6
8を介して、比較装N、62および64の出力をも受信
する。
本装置の良好な具体例において、核カラー論理回路は、
前述したように、リード56に動作信号を発生し、ライ
ンカウンター44に配憶されたラインカウントがライン
遅延ラッチ58に記憶された初期Y軸交差座標より大き
いか、あるいけそれに等しいということを表わす。明ら
かに、この動作信号は他の装置によっても同様に発生さ
れ得る。例えば、該動作信号は比較装置64の出力から
も発生され得る。核カラー論理回路はまた、出カリード
ア2を発生し、該リード72上で、論理信号は上空シェ
ーディングあるいは地上シェーディングのどちらが発生
されているかを表示する。このカラーすなわちシェーデ
ィング信号は表示装置に結合されて(図示されてはいな
いが)各画素のシェーディングすなわち力2−を、それ
が発生されるにづれて制御する。
該カラー論理回路70はまだ、リード74を介して信号
を受信し、現在の遷移点が表示スクリーン上にあるかそ
の外にあるかを表示する。
第2図で明らかなように、参照番号25で示される領域
内のラスク線に対応する遷移点は表示スクリーン外にあ
る。反対に、第3図に関しては、明らかに遷移点は常に
スクリーン上にある。
現在の遷移がスクリーン上にあるかその外にあるかを表
示している核信号は、加算器/累算器48内のオーバー
フロービットから発生され得る。通常の態様では、この
オーバーフロービットはけた上げが該加算器によって実
行されなければ零になるであろう。そのようなけた上げ
は、通常、該累算器に記憶されるべき数が負あるいは、
1ラインあたシの画素数を超える、つまり典型的には2
56であるが、場合に生ずる。
カラー論理回路70はさらに、リード76を介して信号
を受信し、水平境界線の傾斜が正であるか負であるかを
表示する。該良好な具体例においては、この信号は加算
器/累算器で利用されるデルタ遷移係数の符号ビットで
表示され、現在の遷移点値を更新する。
カラー論理回路70の動作は次の表を参照することで、
さらによく理解されるであろう。
第1表において、第四欄まではカラー論理回路入カリー
ドア4.68.76および6611Cおける可能な状態
を示す。第五欄は、与えられた特定の入力状態に対応す
るカラー出力を示す。ここで憶い出すのは、ラッチ62
に記憶され、リード71を介してカラー論理回路に与え
られた開始カラーは、ホスト処理装置30によって決定
された一ヒ空シェーディングあるいは地上シェーディン
グの何れか拠なるということである。従って、リード7
2上のカラー出力信号は、現在発生されている画素が開
始カラーをとるか、それとも非開始カラーをとるかを表
示する。
該動作を説明するために、第2図の水平表示を考察し、
該表示は、各々が上方左隅で開始する1ラインあたシ2
56画素から成っている、256の水平走査線から成シ
立っていると仮定してみよう。例えば、ホスト処理装置
30は初期交差X座標を0に、そして初期交差Y座標を
51になるように計算することができる。同様に、ホス
ト処理装置は水平境界線の傾斜を計算し、その逆数、デ
ルタ遷移係数をラッチ36に与える。
この例において、該デルタ遷移係数は1.4655とな
る。ホスト処理装置はまた、開始カラー、この場合は地
上シェーディング、も与えている。
ホスト処理装置が上記の計算されたデータを、関連ラッ
チ52,34.36および38に入れた後、水平ラスク
発生装置14が開始される。該ラスク発生装置は、加算
器/累算器48の遷移点を初期遷移点にセットし、また
ラインカウンター44を1に設定することによって、新
らしい表示のためのハードウェアを初期化する。従って
、X偏向信号を傾斜させなからY偏向定数を保持するこ
とによって、ラスク線が水平に描かれる。
この時間においては、ビットカウンター40は、表示画
素に対応する各カウントをカウントし、カラー論理回路
7Dはその他のハードウェアの状態を監視している◇全
第一ラスク線は非開始カラー(上空シェープインク)で
あるカラーを有して描かれるが、それは、ラインカウン
ター44のラインカウントが、ライン遅延ラッチ38に
記憶された初期交差Y座標よりまだ大きくもないしそれ
に岬しくもないという理由からである。第1表のa列参
照。該ラスク線の終りに、ラインカウンター44は2に
増分され、X偏向信号は1ライン幅低下し、さらにX偏
向信号はもう一度初期化される。次に続く50ラインも
同様に描かれ、すべて上空シェーディングである。
ラインカウンター44が51に増分されると、カラー論
理回路70はラインカウントが、ライン遅延より大きい
あるいはそれに等しいことな検出する。ラインの始まり
では、ビットカウンター40内のカウントは1であり、
カラー論理回路は該カラーが非開始カラー(上空シェー
ディング)であると判定するが、それは、ビットカウン
トが遷移点、つまり零、より大きいかあるいはそれに等
しいという理由からである。第1表C列参照。同じこと
が残りのラインに対しても当てはまる。該ラインの終り
で、ラインカウンター44は52に増分され、X偏向信
号は1ライン幅低丁し、X偏向信号は初期化される。
ラインカウンター44のラインカウントがラッチ38の
ライン遅延値より大きいかあるいはそれに等しいのであ
るから、加算器/累算器4Bはリード56上の信号によ
って動作される。このことによって、該加算器/累算器
48は、ラッチ34に記憶された初期交点のX座標にデ
ルタ遷移係数を加算し、よって、次のラインに対する新
らしい遷移点を計算するのである。
ライン52の始まりで、ビットカウンター40は1にリ
セットされて、加算器/累算器4Bの新らしい遷移点は
1.53846となる。カラー論理回路70はカラーを
開始カラーにセットするが、それは、ビットカウンター
40のカウントが遷移点より大きくもないし、それに等
しくもないからである。第1表す列参照。該ビットカウ
ンターはラインが描かれるにつれて増分するので、カラ
ー論理回路70は、ビットカウンター400カウントが
加算器/累算器48の遷移点より大きくなるかあるいは
それに等しいかを検出する。このことが生ずると、カラ
ー論理回路70は非開始カラー (上空シェーディング
)を選択する。第1表C列参照。従って、この結果のラ
イン52は255の上空シェード画素が後に続く1つの
地上シェード画素を備えることになるのである。次に続
く164ラインも同様に描かれる。例えば、ライン13
5は、128の上空シェード画素が後に続<128の地
上シェード画素を有するように描かれる。
該遷移点がライン217において256より大きい値に
更新されると、リード74上のオーバーフロービットは
0から1に変化し、さらにカラー論理回路70は、遷移
点が今やスクリーン外であることを検出する。従って、
残りの38ラインはすべて開始カラー(地上シェーディ
ング)を有するように描かれるのである。第1表d列参
照。
本発明の良好な具体例について説明して来たが、使用し
た用語は説明のためのものであって限定するものではな
く、その広い観点において、本発明の真の範囲および発
明の精神から逸脱せずに、特許請求の範囲内で種々の変
更がなされ得る点を理解されたい。
【図面の簡単な説明】
第1a図、第1b図は、本発明の回路ブロック図であり
、第2図は、水平シェーディングを発生するのに利用さ
れる幾何学的パラメーターを示す図であり、第6図は、
該水平シェーディングを示すもう一つの図である。 図中14はラスク発生装置、30はホスト処理装置、3
2,54,56.58はラッチ、40はビット/画素カ
ウンター、44はラインカウンター、48は加算器/累
算器、62.64は比較装置、70はカラー論理装置を
それぞれ示す。

Claims (1)

  1. 【特許請求の範囲】 1、 上空/地上シェーディングおよび該上空と地上の
    シェーディング間の水平境界線を発生し表示する表示面
    を有する装置において、連続する画素を有する連続的な
    ラスク線を発生する装置と、蚊ラスタ線が前記水平境界
    線と最初に交差する点を表わす初期交差ワードを発生し
    、ついで前記水平境界線の傾斜に基く傾斜信号を発生し
    、さらに、前記上空あるいは地上シェーディングのいず
    れか一つを表わすシェーディング信号を発生する処理装
    置と、 前記ラスク線に同期する第一のディジタル信号を発生す
    る第一ディジタルタイミング装置と、前記画素に同期す
    る第二のディジタル信号を発生する第二ディジタルタイ
    ミング装置と、前記傾斜信号に応答し、かつ、現在発生
    されている前記2スタ線と前記水平境界線との交差を表
    わす現在の遷移点信号を実時間に発生する遷移点計算装
    置と、 前記現在の遷移点信号および第二のディジタル信号に応
    答し、かつ、現在発生されている前記画素は、前記水平
    境界線の左側であるか右側であるかを表示する左/右信
    号を発生する第一比較装置と、 前記第一ディジタル信号および前記初期交差ワードに応
    答し、かつ、現在発生されている前記2スタ線は、前記
    水平境界線の上であるか下であるかを表示する上/子信
    号を発生する第二比較装置と、および 前記左/右信号、前記上/子信号、前記傾斜信号および
    前記シェーディング信号に応答し、かつ、前記現在の遷
    移点に先行する前記2スタ線が発生されている場合に、
    前記上空および地上シェーディングのどちらかを表わす
    シェーディング制御信号を発生し、まえ、前記現在の遷
    移点に続く前記ラスク線が発生されている場合に、もう
    一方のシェーディングを発生する論理装置とを備えてい
    ることを特徴とする上空シェーディングと地上シェーデ
    ィング間の人工水平線発生装置。 2、特許請求の範囲第1項に記載の発生装置において、
    前記第一のディジタルタイミング装置は前記ラスタ線に
    同期してカウントするカウンター装置となっていること
    を特徴とする前記発生装置。 & 特許請求の範囲第1項に記載の発生装置において、
    前記第二のディジタルタイミング装置は前記画素に同期
    してカウントするカウンター装置となっていることを特
    徴とする前記発生装置。 4、特許請求の範囲第1項に記載の発生装置において、
    前記遷移点計算装置は前記加算装置に結合された加算装
    置/累算装置となっていることを特徴とする前記発生装
    置。 5、 特許請求の範囲第1項に記載の発生装置において
    、前記初期交差ワードは前記画素の一つに対応するX座
    標を有し、かつ、前記遷移点計算装置が該X座標に応答
    することを特徴とする前記発生装置。 & 特許請求の範囲第1項に記載の発生装置において、
    前記初期交差ワードは前記ラスタ線の一つに対応するY
    座標を有し、かつ、前記装置はさらにライン遅延ラッチ
    装置を備えて前記Y座標をラッチすることを特徴とする
    前記発生装置。 2、特許請求の範囲第5項に記載の発生装置であって、
    さらに前記X座標をラッチする装置となっていることを
    特徴とする前記発生装置。 a 特許請求の範囲第1項に記載の発生装置であって、
    さらに前記傾斜信号をラッチする装置となっていること
    を特徴とする前記発生装置。 θ 特許請求の範囲第1項に記載の発生装置であって、
    さらに前記シェーディング信号を2ツチする装置となっ
    ていることを特徴とする前記発生装置。 1α 特許請求の範囲第1項に記載の発生装置において
    、前記傾斜信号は前記水平境界線の傾斜の逆数に比例し
    ていることを特徴とする前記発生装置。 11、特許請求の範囲第1項に記載の発生装置において
    、前記論理装置はさらに、前記水平境界線の、現在発生
    されている前記ラスタ線との前記交差が前記表示面外で
    あるかどうかを判定する装置となっていることを特徴と
    する前記発生装置。 12、特許請求の範囲第11項に記載の発生装置におい
    て、前記遷移点計算装置はオーバーフロー信号を発生し
    、かつ、前記水平境界線の、現在発生されている前記ラ
    スタ線との交差が前記表示面外であるかどうかを判定す
    る前記装置が前記オーバーフロー信号に応答することを
    特徴とする前記発生装置。
JP58083952A 1982-06-18 1983-05-13 上空シエ−デイングと地上シエ−デイング間の人工水平線発生装置 Granted JPS58225313A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US389808 1982-06-18
US06/389,808 US4484189A (en) 1982-06-18 1982-06-18 Memoryless artificial horizon generator

Publications (2)

Publication Number Publication Date
JPS58225313A true JPS58225313A (ja) 1983-12-27
JPH0261686B2 JPH0261686B2 (ja) 1990-12-20

Family

ID=23539809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58083952A Granted JPS58225313A (ja) 1982-06-18 1983-05-13 上空シエ−デイングと地上シエ−デイング間の人工水平線発生装置

Country Status (4)

Country Link
US (1) US4484189A (ja)
EP (1) EP0097485B1 (ja)
JP (1) JPS58225313A (ja)
DE (1) DE3381952D1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4583094A (en) * 1983-04-28 1986-04-15 Rockwell International Corporation Solid state attitude director indicator
US4598292A (en) * 1983-12-23 1986-07-01 Grumman Aerospace Corporation Electronic standby flight instrument
FR2580800B1 (fr) * 1985-04-18 1987-07-10 Dassault Avions Procede et dispositif pour la representation de l'horizon a bord des aeronefs
US4740779A (en) * 1986-04-16 1988-04-26 The Boeing Company Aircraft panoramic display
DE4314811A1 (de) * 1993-05-05 1994-12-08 Vdo Luftfahrtgeraete Werk Gmbh Verfahren zur Darstellung von Flugführungsinformationen
FR2723797B1 (fr) * 1994-08-19 1996-09-20 Sextant Avionique Procede de codage de memoire image
US6693558B2 (en) * 2001-06-18 2004-02-17 Innovative Solutions & Support, Inc. Aircraft flat panel display system
JP4747792B2 (ja) * 2005-11-10 2011-08-17 ソニー株式会社 情報処理装置及びその設定項目の初期化方法
US9680229B2 (en) * 2013-06-28 2017-06-13 The Boeing Company Modular reflector assembly for a reflector antenna

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3521228A (en) * 1967-01-13 1970-07-21 Kaiser Aerospace & Electronics Course center line generator for aircraft displays
US3668622A (en) * 1970-05-21 1972-06-06 Boeing Co Flight management display
US3882446A (en) * 1971-12-30 1975-05-06 Texas Instruments Inc Interactive horizon building, analysis and editing
US4189743A (en) * 1976-12-20 1980-02-19 New York Institute Of Technology Apparatus and method for automatic coloration and/or shading of images
US4149148A (en) * 1977-04-19 1979-04-10 Sperry Rand Corporation Aircraft flight instrument display system
US4371872A (en) * 1979-07-23 1983-02-01 The Singer Company Fractional clock edge smoother for a real-time simulation of a polygon face object system

Also Published As

Publication number Publication date
EP0097485B1 (en) 1990-10-24
EP0097485A2 (en) 1984-01-04
JPH0261686B2 (ja) 1990-12-20
US4484189A (en) 1984-11-20
EP0097485A3 (en) 1987-03-25
DE3381952D1 (de) 1990-11-29

Similar Documents

Publication Publication Date Title
KR960006527B1 (ko) 화상처리장치
US4371872A (en) Fractional clock edge smoother for a real-time simulation of a polygon face object system
EP0396311A2 (en) Image processing apparatus and method
EP0082746B1 (en) Address generator
US4529978A (en) Method and apparatus for generating graphic and textual images on a raster scan display
WO1998029836A2 (en) Circuit for determining non-homogenous second order perspective texture mapping coordinates using linear interpolation
WO1998029836A9 (en) Circuit for determining non-homogenous second order perspective texture mapping coordinates using linear interpolation
US5361081A (en) Programmable pixel and scan-line offsets for a hardware cursor
EP0149188B1 (en) Display control system
JPS58225313A (ja) 上空シエ−デイングと地上シエ−デイング間の人工水平線発生装置
EP0525986A2 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
US4940970A (en) CRT display device with a picture-shifting circuit
JPS642955B2 (ja)
US5068803A (en) Method and apparatus for filling contours in digital typefaces
EP0250868A2 (en) Method and apparatus for area fill in a raster graphics system
AU7802881A (en) Graphic and textual image generator for a raster scan display
JPH0120748B2 (ja)
JPS6226471B2 (ja)
JP2609628B2 (ja) メモリアドレス制御装置
JPS595905B2 (ja) ディスプレイ装置における面輝度発生方式
JP2871164B2 (ja) 画像処理装置
WO1996018988A2 (en) Circuits, systems and methods for controlling the display of blocks of data on a display screen
JPH0315193B2 (ja)
JP2787487B2 (ja) コンピュータシステムに表示され且つ操作される線分の位置を決定する回路
JP2664722B2 (ja) 画像処理装置