JPS58223964A - シエ−デイング補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は複写機、ファクシミリなどＫおける光電変換素
子を用いた原稿読取装置のシェーディング補正装置に関
する。

記録すべき原稿をランプによって照射１、その反射光を
反射鏡やレンズを含む光学系を通して、固体撮像素子や
フォトダイオードアレイなどの光電変換素子に撮像ｌ７
、電気信号に変換【７た後、針状電極などにより静電荷
像を形成し現像して記録像な作る記録装置がすでに知ら
れ広く利用されている。

この種の記録装置では均一濃度の原稿面を読取っても光
電変換信号の出力が不均一となり、特に中央部に比べて
端部の出力が小さく記録面像とし一τは、信号出力が小
さい部分では黒っぽくなるなど濃度が不均一１でなる現
象がみられる。この現象はシェーディングと呼ばれ、そ
の原因としては次のものが考えられる。

（イ）　原稿照射ランプの照度ムラと照度変化原稿照射
ランプにはたとえば鉛光灯が用いられるが、ランプ長は
有限であり発光機構上中央部より両端部の発光輝度が低
いため照度は低くなる。また、螢ｙＣ灯は使用するにつ
れて両端部が黒化してきたり、取付は方によっても照度
分布が変化する。

（ロ）　光学系のレンズによる減光作用ｊ′　　　　カ
ケイ。９２□□、１６カ、ニアケイ２４乗則により周辺
で低下し、たとえば十両角が九ｒす゛のとき周辺部光量
は中央部の７８％になる。

（ハ）　光電変換素子の感度の不均一 電荷結合素子（ＣＣＤ）などの固体撮像素子や々゛イオ
ードフレイどの光電変換素子は製作上や製造上の理由な
どで感度が不均一になることがある。

このシェーディングを補正するために従来種々の補正対
策がとられている。たとえば配光枦を設けてランプ中央
の光量を周辺部の光量に合わせるように低下させてラン
プの配光特性をランプの全長にわたって均一にする方法
が知られているが、この方法は初期状態においては有効
であるが使用とｋもに生ずるランプの端部の黒化に対し
てはほとんど効果がなく、これに対処するためにはその
都度配光板を調整しなければならないという不都合があ
る。そこで正確な補正なするには、原稿読取り用の光電
変換素子とは別にシェーディング波形を出力する光電変
換素子を近くに設け、原稿を読取った画像信号とシェー
ディング波形とを演算　　　゛する方法が考えられてい
るが、この方法で光源のシェーディングは補正できても
光電変換素子の感度の不均一や周Ｗ！４温度の変化によ
る感度変動までは補正できないという問題がある。ざら
に別の補正方法として均−照度面を光電変換した信号を
Ａ／Ｄ変換して記憶素子に記憶し、原稿読取り時に記憶
内容を読出してシェーディングを補正する方法がある。

この方法による補正精度はかなり良いが、Ａ／Ｄ変換器
の変換時間は充電変換、！！子の駆動周波数が高くなれ
ばなるほど短かくなり、一般のＡ／Ｄ多゛換器では非常
に困Ｈになり高速読取りに対【、では不都合である。ま
た、光電変換素子の画素数が多くなるにつれて、記憶素
子の容量が大きくなるという欠点がある。

本発明は上記の上記の点にかんがみ、原稿画像を読取る
前に、均一反射面からの元情報に基づいてシェーディン
グ補正係数を求めてＲＡＭ　などの記憶素子に記憶させ
弯原稿読取゛り時に記憶素子の内容を読出して原稿画像
信号に対して、又は、該原稿画像信号をディザ法等によ
って２値化するためのしぎい値に対して補正することに
より経年変化や温度変化によるランプの配光特性変動お
よび光電変換素子の感度不均一性に対しても有効なシェ
ーディング補正装置を提供するものである。ただし、シ
ェーディング補正係数な求める記憶素子・に記憶するに
は非常に高速な処理回路および高速読込みかつ大容量の
記憶素子を必要とし、それらが高価であり高速読取りに
おいてはそのアクセス時間が充分でない。

そこで本発明においては補正係数を求めるにあたり、サ
ンプル数を少なくして行ない、出力時には補間法により
非サンプリング時の補正係数を求め、かつ補正係数出力
時に次の補正係数を求めておく並列処理を行なうことに
Ｉり高速読取りに対しても充分対応することができる。

またサンプル数をシェーディング特性に応じて特定の範
囲ごとに変えることにより正確な補正を行なうものであ
る。

以下図面に基づいて本発明を説明する。

第１図は原稿台移動式の原稿読取装置を有する複写機の
原稿読取り部の構成の一例を概略的に示しており、原稿
台ｌ上に載置した原稿２をランプ３＆Ｃより照射し、原
稿２からの反射光をミラー４、レンズ５を介し、て光電
変換素子６に入射させ電気画像信号に変換する。この例
では原稿台１の前方の非画像領域に白色の反射面７が設
けである。

さて、原稿読取り時に原稿台１が白矢印方向に移動した
とき、−回の走査で反射面７からの反射光により光電変
換素子６から出力される信号の波形は第２図にＡで示す
ようになる。これは読取り装置全体のシェーディング波
形な示す。一般に１元電変換素子はｎ個の単位素子から
構成されているので、シェーディング波形は微小な単位
でみるとＶ、　、　Ｖ、　　・・・ｖｎから構成されて
いる。

ここで、シェーディングを補正するための補正係数の求
め方の一例について説明する。

第２図に−示すように、シェーディング波形に対して任
意に基準電圧ＶＲ（直Ｍ４Ｂで示す）を定め、１１　　
　　この基準電圧ＶＲをシェーディング波形を構成する
出力値Ｖ、〜ｖ、Ａで割り算すると、同図に破ｓＣで示
すような値が得られる。この破線Ｃで示された値をシェ
ーディング補正係数として、ＲＡＭ　などの記憶素子に
記憶する。いま、光電変換素子の駆動周波数をｆとする
と、白色反射面７がらのそれぞれｂ画素信号によりシェ
ーディング補正係数を求めるとすれば、１画素当りの処
理時間はｌ／ｆより小さくする必要がある。たとえば上
記駆動周波ｆｆ１ｆを２ＭＨｚとすると、０．５μＳ以
内にシェーディング補正係数を求めなければならなく非
常に高速の処理回路を必要とする。そこで全画素に対す
るシェーディング波形から補正係数を求めるのではすく
、予め定めたサンプリング密度（たとえばサンプリング
間隔Ｎ）でシェーディング補正係数を求めれば、処理時
間はＮ×−になり全画素より補正係数を求める方法に比
べて高速読取りが可能になる。

シェーディング波形は第２図かられかるように両端部で
変化が大きく中央部で変化が小さいので、上記サンプリ
ング間隔を中央部よりも端部で小さくすれば、より正確
な補正を行なうことができる。

また非サンプリング時のシェーディング補正係数を求め
るのには補間法を用いる。すなわち、第３図に示すよう
に、サンプリングにより求めたシェーディング補正係数
をＡ、Ｂとし、その間の画素数ｎとすると、各画素間の
シェーディング補正係数の変化分ΔＶは ｎ　＋　１ で表わされる。たとえば、＠３図では画素数ｎはＡＩ　
ｔ　　Ａ２０２個の例を示している。従ってその間のシ
ェーディング補正係数Ａｓ　＊　　ＡＩ　Ｇｅ１次のよ
うに求めることができる。

Ａ、＝Ａ−Δ■ Ａ、　＝Ａ、−ΔＶ＝Ａ−２ΔＶ ここでＡｔ　＃　Ａｔを求める減算操作に比々、り化分
ΔＶを求める割算操作の方が非常に時間がかかるため割
算の処理時間によって補間［４路全体の処理時間が限定
されてしまい高速演算を行なうことができない。

そこで本発明においてＧｌ　、ＡＩＨ４を求めている間
に、次、のサンプリング時の分化分ΔＶを求める並列部
３３１１を行なうことにより、補間回路全体の処理時間
の短縮を行っている。

次に第４図に示したシェーディング補正回路の一＋ｍ例
について説明する。

図において、８は光電変換素子６の駆動クロックおよび
光電変換のスタート−ストップ信号を出力スルフントロ
ール回路、９はコントローノ瞥回路８から出力される光
電変換素子６の駆動クロックに基づき白色反射面７０光
電変換のサンプリング密度を変える信号を出力するため
のサンプル・ホールドタイミング回路、１０は光電変換
素子６により光！！％・換されて得られる画像信号をサ
ンプル・ホールドタイミング回路９からのタイミング信
号により補正係数を求める時間のみホールドするサンプ
ル・ホールド回路、１１はシェーディング補正係数をデ
ジタル・アナログ変換するＤ／Ａ変換器、１２は画像信
号ＶＺ　とＤ／Ａ変換器１１から出力するシェーディン
グ補正係数ｖｙとを演算する演算回路、１３は基準電圧
ＶＲと演算処理回路１：ＨＣより演算処理された信号ｖ
０　　とを比較して（Ｈｌｇｈ）レベルかＬ（Ｌ６Ｗ）
レベルかを出力する比較器、１４はサンプル・ホールド
タイミング回路９によす起動し、Ｄ／Ａ変換器１１のア
ナログスイッチを上位（ＭＳＢ）から順次オンしてゆき
比較器１３の出力信号によりスイッチをオンのままある
いはスイッチをオフして次のスイッチに移るかどうかを
制御する制御回路、１５は制御回路１４により制御され
たＤ／Ａ変換器１１のスイッチの状態を記憶するＲＡＭ
などの記憶回路、１６は記憶回路１５にＤ／Ａ変換器１
１のスイッチの状態すなわちシェーディング補正係数を
書込むときのタイミング信号を出力するタイミング回路
、１７は記憶回路１５からシェーディング補正係数を読
出すためのタイミング信号を出力するタイミング回路、
１８は配憶回路１５から読出したシェーディング補正係
数を求めたときのサンプ−補間回路１８で、補間法にて
演算処理するときのタイミング信号を出力する補間タイ
ミング回路である。スイッチＳＩｔ　　ｓ、、　　ＳＳ
＋　　８４はコントロール回路８からの切換信号により
シェーディング補正係数を記憶する場合は接点ａ　ＶＣ
ｓ原稿読取りの場合は接点すに切換えられるスイッチで
ある。

次に上記シェーディング補正回路の動作について説明す
る。

まずシェーディング補正係数の記憶動作について説明す
ると、このときスイッチ８１〜Ｓ４は接点ａに切換えら
れている。サンプル脅ホールドタイミング回路９ではコ
ントロール回路８から出力される第５図（イ）に示す光
電変換素子の駆動クロックおよび同図（ロ）に示す光電
変換のスタート・ストップ信号に基づき同図し１）に示
すようなサンプル・ホールド信号が作られる。なお、第
５図（ロ）において、区間Ｐがシェーディング補正係数
の記憶期間であり、区間（々が原稿読取９期間である。

サンプル・ホールド回路１０では、光電変換素子６から
の出力すなわち白色反射面７を光電変換して得られるシ
ェーディング波形をサンプル・ホールド信号のＬル ベルでサンプリングし、Ｈレベルでホールドし一演算処
理回路１２１Ｃ出力するサンプリング時間およびホール
ド特開ならびにサンプリング密度は所望により設定１、
ておく。

一方、制御、回路１４は、サンプル・ホールドタイミン
グ回路９から出力されるサンプル・ホールド信号により
動作を開始する。まず、Ｄ／Ａ変換器１１のＭＳＢ　　
のアナログスイッチをオンにする。これによりＤ／Ａ変
換器１１から出力信号ｖｙ　が出力され、サンプル・ホ
ールド回路１０に、ホールドされ、で出力されるシェー
ディング波形の１つの信号ＶＸと演算処理回路１２によ
ｒｌ　Ｖ。−ＶＸ　−ＶＹ　　が演Ｗ、される。この信
号ｖ０は比較器１３において基準■圧ＶＲと比較され、
ｖＲ〉■ｏのときはＨレベル、ＶＲ＜　ＶＯのときはＬ
レベルが比較器１３から出力ぎれる。制御回路１４は比
較器１３からの出力がＨレベルのときはアナログスイッ
チはその！！まＬレベルのときはスイッチをオフにして
次のビットに進む。以下同様な動作をＬＳＢ　　まで行
ないスイッチの状態を記憶回路１５に１１５憶する。こ
の動作は制御回路１４の内部クロック−に同期して行な
われ、そのタイミングを第６図に示す。ここではＤ／Ａ
変換器１１σ）分解能を８ビツトとしている。スタート
信号はサンプル昏ホールド信号から作られ動作を開始す
る。次のクロックによりＱ？　　（ＭＳＢ）のアナログ
スイッチがオンされ、その次のクロックで矢印で示した
ように比較器１３の出力がセットされる。

それと同時にＱ６　　のアナログスイッチがオンされ、
以下同様ＶｃＱｏ　　までくり返す。ここで変換終了信
号が出力されこの信号によりシェーディングｍ正係数読
取りタイミング回路１６は記憶回路１５の１ドレスをセ
ットし、Ｄ／Ａ変換器１１のアナログスイッチの状態（
シェーディング補正係数）は記憶回路１５に記憶される
。（ただし、アナログスイッチはＱがＨレベルでオン、
Ｌレベルでオフとなる。）以上の動作をサンプル９ホー
ルド信号に基づいてくり返す。上記シー−ディング補正
係数の算出動作はサンプル・ホールド・タイミング回路
９で設定された数だけ行ないシェーディング補正係数の
記憶を終了する。

次に原稿読取り時のシェーディング補正について＃ｌ明
する。

第５１１（ロ）Ｋ示すコントロール回路８からのストツ
ブ信号によりシェーディング補正係数記憶動作終了時点
ｔ、においてスイッチＳ１〜Ｓ４が−ｆべて接点ａから
接点すに切り換えられる。その後次にスタート信号が出
力する時点ｔ２　　までの間に２個のシェーディング補
正係数のデータを記憶回路１５から読出し補間回路１８
で演算処理を行なう。第７図に補間回路１８の詳細な回
路例を示したのでこの図に基づいて補間処理を説明する
と、まず２個の袖山係数データのうち第１番目のデータ
Ａはラッチ２０に保持され、第２番目のデータＢはラッ
チ２１に保持される。演算部２２ではデータＡとＢとの
差（Ａ−Ｂ）を演算し、この値夕次の割算回路器でサン
プリング間の画素数ｎに基づき、変化分時刻ｔ１〜１．
の間で行なわれる。

イ　　　？ｌＣ，ｌ１ｍＭ＆Ｑｆｆ）Ｘｌ−）Ｒａｔ”
“６８スイツチＳｌ　　は接点ａに切換えられているの
で、ラッチ２６によりデータＡの値がＤ／Ａ変換器１１
に出力される。次のタイミングではスイッチＳＩｌ　　
が接点すに切換えられると同時にラッチ冴はΔＶ、を保
持し、演算部５によりＡ−ΔＶ、が演算される２０これ
をラッチがで保持してＤ／Ａ変換器１１に出力する。そ
の結果次には演算部２５において（Ａ　−Δｖ、）−Δ
ＶＩを演算し、ランチ２６で保持され、Ｄ／Ａ変換器１
１に出力する。ざらにその次には（Ａ−２Δｖ、　）−
ΔＶ、が演算され、Ｄ／Ａ変換器１工に出力される。以
下同様にコントロール回路８の駆動クロックに同期して
同じ演算をｎ回くり返す。上記演算処理は補間タイミン
グ回路１９からのタイミング信号により行なわれる。

こうしてΔＶ、がラッチ２４ＶＣ，保持されたら次の補
正係数データ２個を記憶回路１５から読出し、ΔＶ。

の場合と同様の演算によ１次のΔＶ、を・求めておく〇
このようにΔＶ、の演算処理とΔＶ、の演算処理とを並
行して行なうことにより補間回路１８による処理時間を
短縮することができる。

補間回路１８から出されたシェーディング補正係数は、
Ｄ／Ａ変換器１１によりアナログ変換され、本実施例で
はサンプル・ホールド回路１０から出力される原稿読取
り信号ＶＸと演算処理回路１２において演算され補正後
の信号Ｖ。と［、て出力される。

なお、上記補正動作を行なう場合、第２図にＣで示すよ
うなシェーディング補正係数は中央値を越えるとＡ）Ｂ
からＡ（Ｈに変えるために演算部２２はＢ−Ａ、演算部
δはＡ＋ΔＶの演算を行なうように補間タイミング回路
１９により演算内容を切り換えている。

上記したようなシェーディング補正を各走査ごとに行な
うことによりシェーディングは完全に補正される。

上記実施例では補間な行なう場合のサンプリンク間隔を
等間隔にしたが、サンプリング間隔ハシニーディング波
形の両端部は細かく中央部は粗くするとかシェーディン
グ波形に応じて適宜変えることもできる。また両端部で
は１画素ごとに補正係数を求めるとか、光電変換素子の
異常画素光射しては特に補正係数を求めるようにすれば
、さらに正確す、シェーディング補正が可能である。補
正精度の限度は補正後の処理回路により決められる。

第１の実施例では演算処理回路を乗算回路として画像信
号を直接補正する場合について説明ζたがたとえばデ・
イ・ザ法により中間調を褒現する場合にはディザ法にお
けるディザしきい値を補正してもよい。その場合では補
正精度はそのマトリクスのサイズにより決められる。具
体的にシェーディング補正係数をディザしきい値に対し
て演算する場合について述べると、例えば第８図のよう
な４×４のディザマトリクス（０，８，２，１０はディ
ザしきい値）とすると、ディザマトリクスと画像の人出
力関係は一例としてディザマトリクスの第１行について
のみ示すと＃Ｉ９図（ａ）の様になる。

一様な濃度の反射面を撮像した場合−第９図（＋１）の
一点鎖線（ａｌのよ一３ＶＣ出力（縦軸）が一定になる
のがシェーディングのために実際には二点鎖ＩＩ　（ｂ
ｌのようになる。この場合、第８図の第１行目のディザ
しきい値を実線（ｅ）から、破ｍ　（ｄ）　Ｋシェーデ
ィングに応じて補正することにより、ｚ値化信号出力は
第９図（ｂ）の様になり、画像信号（ｂｌを（りに補正
したのと同様の結果となる。ここで第９図（ｂ）の黒丸
は２値化により印字する信号であり、白丸は印字しない
信号である。勿論他の走査線についても同様にシェーデ
ィング補正する必要がある。

ディザしきい値の補正は次の様に行なう。

さて、第４図に示した演算処理回路は、第１０図の１２
１に示すように置きかえられる。ＶＸは画像信号で、ｖ
Ｙはシェーディング補正係数である。

この第２の実施例における演算処理回路１２１は、内部
に設けた記憶＠１１２１１　　に予め記憶されたディザ
マトリクス（ディザしきい値群）　１２１１　　ヲＤ／
Ａ変換器１２１３　　を介してアナログ出力Ｖ１）　　
とし、シェーディング補正係数Ｖと割算回路１２１４　
　にて割算されＶＤ／ＶＹ　の値が出力され比較器１２
１５　　に入力されるようになっている。一方面像信号
も比Ｉ　　　較器１２１５　　の反転入力端に入力され
、前記■Ｄ／１□ ｖｙ　と比較され画像信号ＶＸが補正されたディザしき
い値より大きい時［、Ｊ信号を出すよう構成されている
。シェーディング補正係数算出時においてはやはり内部
に設けた乗算回路１２１６　　によってＶＸ　０ｖｙＯ
値が出力できるようにもなっている。ＳＷＩ　　はシェ
ーディング補正係数欠求める時にはａ接点に、ディザ処
理時には接点ｂｖｃ切換えられる。

第４図に示したシェーディング補正係数のＤ／Ａ変換器
１１と第１０図演算処理回路１２１とを含めれば、記憶
部１２１１　　内のディジタル値であるディザしきい値
とシェーディング補正係数のＤ／Ａ変換前のディジタル
値とを直接演算し、ディジタルによるディザしきい値の
補正も可能である。従ってＤ／Ａ変換器が節約でき、す
なわちデジタル入出力の割算回路の後段に設けるだけで
よく、構成が簡単で安価に本シェーディング補正装置獅
を製作することもできる。

ここで、比較器１２１５　　をディジタルコンパレータ
とし、前記ディジタル的割算回路の後段［Ｄ／Ａ変換器
を設けずに画像信号人力ＶＸをディジタル化した出力と
比較することによっても達成できる。また、ディザしき
い値に対するシェーディング補市では、ディザしきい値
がアナロダ値でなし）ので、シェーディングの補正係数
を求める精度も比較的緩和されることとなった。実施例
でＧ１均一反射面を白色として非画像部に設けた例につ
し）て説明したが、本発明はこれに限定するものではな
い。

以上説明したように、本発明においては、原稿画像を読
取る前に均一反射面からの光情報から所定の演Ｎに基づ
いてシェーディング補旧係数を算出して記憶１１、原稿
画像を読取るときに前記シェーディング補正係数を用い
て補間法により画像信号のシェーディング補正をするよ
うにしたので、経年変化や温度変化によるランプの配光
特性の変動、光電変換素子の感度の不均一などに対する
シェープインク補正が適確にでき画質の向上を図ること
ができる。本発明は中間調記録を行なう場合において特
に有効である。

また、本発明では補間法を用いたことにより原稿の高速
読取りか可能になり記録速度の向上を図ることもできる
０

【図面の簡単な説明】

第１図は複写機の原稿読取り部の一例の概略構成図、第
２図はシェーディング波形とシェーディング補正係数、
第３図は本発明による補間法を説明する説明図、第４図
は本発明による原稿読取装置のシェーディング補正回路
の一例、第５図Ｇｊ第４図に示したシェーディング補正
回路の要部信号波形図、第６図は第４図に示したシェー
ディング補正回路の要部信号波形図、第７図は第４図に
示したシェーディング補正回路の補間回路の一実施例で
ある。第８図は４×４のデイザマ）　＋１クスの一例で
第９図はディザしきい値にシェーディング補正を行なっ
た時のしきい値変化を図示し、シェーディング補正前と
後での印字信号をも一例として示した。第１０図は第４
図中の演算処理回路の変形例の内部構成を示した。 １・・・原稿台、２・・・原稿、３・・・ランプ、６・
・・光電変換素子、８・・・コントロール回路、９・・
・サンプルｅホールドタイミング回路、１０・・・サン
プル・ホールド回路、１１　、１２ｉ３・・・Ｄ／Ａ変
換器、１２　、１２１・・・演算処理回路、１３　、１
２１５　　・・・比較器・１４・・・制御回路、工５・
・・記憶回路、１６　、１７・・・タイミンダ回路、１
８・・・補間回路、１９・・・補間タイミング回路。 代理人　　桑　原　義　美 第２図 第５図 粥６図 変換開始　　　　　　　　　　　　　　　　　　　於Ｊ
第１０図 手続補正書 昭、和５７年９　月２２［１ 特ｆｒｌｉ長官若杉和夫　殿 ｌ　事イ′ｌの表示 昭和５フイ１特ｒ１願第　１０７７５７　　号２　発明
の名称 シェーディング補正装置 ３　補１１をすると コ１イ〆１との関係　特許出願人 イ１　所　　東京都新宿区西新宿１■目２６番２号名　
称　（＋２７１小西六写真工業株式会拐代表取締役川　
　本　　信　　彦 ４代理人 〒１９１ 届　所　　東吋１都「１野市−さくら町１番地小西六写
真ｆ業株式会社内 ５　補１１命令の日イ＋１ 自発 ６、補正の対象 明細書の「発明の詳細な説明」の欄及び図面７、補正の
内容 （１）発明の詳細な説明を次の如く補正する。 Ｑ）図面の第１０図を別紙の如く補正する。

Claims (3)

【特許請求の範囲】
1. （１）　　均一反射率を有する反射部と、前記反射面か
   らの反射光を電気信号に変換する光電変換手段と１予め
   定めたサンプリングのタイミングで前記光電変換手段か
   ら出力する前記反射部に対する電気信号に基づいてシェ
   ーディング補正係数を演算する演算手段と、該演算手段
   により演算されたシェーディング補正係数を記憶する記
   憶手段と、該記憶手段から読み出されたシェーディング
   補正係数に基づいて補間法により前記反射面の予め定め
   た部位に対するシェーディング補正係数を演算し保持す
   る補間手段と、前記捕間ケ段から出力するシェーディン
   グ補正係数に基づいてシェーディング補正する補正手段
   とを有することを特徴とするシェーディング補正装置。
2. （２）前記補間り段において出力ｌ、たシェーディング
   補正係数により補正１．ている間に、並行し７次のサン
   プリング時のシェーディング補正係数を前記記憶手段か
   ら読出１１、前記捕間６　ｇ　ｖｃより非サンプリング
   時のシェーディング補正係数の演算処理を行なう・こと
   を特徴とする特許請求の範囲第１項に記載のシェーディ
   ング補正装置。
3. （３）前記サンプリンゲタ・ｒミンクを主走査の端部と
   中央部で変えることを特徴とする特許請求の範囲第１項
   または第２項記載のシェーディング補正装置。