JPS58219816A - 増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、広帯域で高速動作可能の増幅器に関するもの
である。

従来技術と問題点 （１） 一般に２つの入力電圧の差を増幅する機能を有する演算
増幅器を用いて電圧比較器を構成することができる。例
えば、演算増幅器の非反転入力端子に比較電圧を入力し
、反転入力端子に基準電圧を入力することにより、比較
電圧が基準電圧より大きい場合には出力電圧が正の最大
出力電圧近い値の電圧となり、その逆の場合には負の最
大出力電圧近い値の電圧となる。この出力電圧をロジッ
ク回路に入力することにより、電圧比較結果を論理″１
”又は論理“Ｏ″としてディジタル信号処理することが
できる。

第１図は、ＣＭＯ３）ランジスタにより構成した従来例
の演算増幅器の一例を示すもので、Ｍ１〜Ｍ３はバイア
ス回路を構成するトランジスタ、Ｍ４〜Ｍ８は差動増幅
回路を構成するトランジスタ、Ｍ９．ＭＩＯは位相補償
用のソースホロワ回路を構成するトランジスタ、Ｍｌｌ
、Ｍ１２は電圧増幅用のソース接地回路を構成するトラ
ンジスタ、ＣＩは位相補償用の容量素子、ＯＵＴは出力
端子、ＩＮＩは反転入力端子、ＩＮ２は非反転入（２） 力端子、■市、■５．は電源電圧である。この回路構成
は比較的簡単であるところがら広く使用されている。

ソース接地回路の入力端子とソースホロワ回路の出力端
子との間に接続した容量素子ｃ１は、演算増幅器の出力
端子ＯＵＴから入力端子ＩＮＩ又はＩＮ２に帰還をかけ
て使用する場合、発振するのを防止する為のものであり
、差動増幅回路の出力に対しては交流的に大きな負荷に
みえるミラー回路となり、差動増幅回路の周波数帯域を
制限する要因となっている。

電圧比較器として使用する場合、その応答速度は、入力
端子ＩＮＩ、ＩＮ２に電圧差が与えられてから出力電圧
が所定の大きさになるまでの時間で決るものであり、第
１図の回路構成に於て、入力端子ＩＮＩ、ＩＮ２に電圧
差を与えることにより、差動増幅回路の出力電圧Ｖａが
動作中心電圧から変化し、続いてソース接地回路の出力
である出力端子ＯＵＴの出力電圧Ｖｏが変化する。電圧
Ｖａの変化速度は、それぞれのゲートに異なる電圧を加
えられた斗うンジスタＭ６．　Ｍ７ｒ電流差の大きさに
比例し、且つ負荷容量の大きさに反比例する。このトラ
ンジスタＭ６．Ｍ７の電流差を大きくするには、相互コ
ンダクタンス９．の大きいトランジスタを用いれば良い
ことになるが、相互コンダクタンスの大きさに比例して
差″勧増幅回路の電圧利得が大きくなり、それに対応し
て帯域。

位相特性を安定に維持する為の容量素子ＣＩを大きくし
なければならないものとなる。この容量素子Ｃ１の容量
を大きくすると、差動増幅器としての周波数帯域を制限
することになり、結果的には電圧比較動作を高速化する
ことができないものとなる。　又演算増幅器の帯域は一
般には１〜ｌＯＭＨｚであり、この演算増幅器を電圧比
較器として動作させると、０．５〜５μ３程度の時間を
要する欠点があった。更に入力電圧差の大きさによって
電圧比較速度が変化し、微小電圧差の入力に対して応答
が遅くなり、且つ比較的大きな低周波雑音によって不安
定動作状態となる欠点もあった。又演算増幅器の電圧利
得が有限である為、極めて微（１５） 小な電圧差の場合は、充分な出力電圧が得られないもの
であった。即ち低感度であった。

発明の目的 本発明は、前述の従来例の欠点を改善し、高速且つ高感
度化することを目的とするものである。

以下実施例について詳細に説明する。

発明の実施例 第２図は本発明の一実施例の回路構成を示すものであり
、第１図と同一符号は同一部分を示し、Ｍ１３．Ｍ１４
は正帰還用のソース接地回路を構成するトランジスタ、
Ｍ２Ｓ、Ｍ２Ｃは動作モード切換用のスイッチ回路を構
成するトランジスタ、Ｃ２は正帰還用の容量素子、φ１
．φ２はスイッチ回路を制御する為の制御クロックであ
る。トランジスタＭｌｌ、Ｍ１２からなるソース接地回
路を第１の反転形増幅回路とすると、トランジスタＭ１
３．Ｍ１４からなるソース接地回路は第２の反転形増幅
回路となる。トランジスタ・Ｍ２Ｃのゲートに加える制
御クロックφ１がＶＤＤのレベルで且つトランジスタＭ
１’５のゲートに加える制御（５） （４） クロックφ２が■ｓｓのレベルのとき、トランジスタＭ
１５．Ｍ１６からなるスイッチ回路はオン状態となり、
制御クロックφ１がＶｊ５のレベルで且つｍｌ　Ｉｆク
ロックφ２がｖＤｔ、のレベルのときオフ状態となる。

スイッチ回路がオン状態のとき、ソースホロワ回路のト
ランジスタＭ９のゲートの電圧ｖｂは、トランジスタＭ
ｌｌ、Ｍ１２のソース接地回路の出力電圧Ｖｏとなり、
又Ｖｃで示す電圧はトランジスタＭ１３．Ｍ１４のソー
ス接地回路の出力電圧である。容量素子Ｃ２は前述の電
圧Ｖｂ、Ｖｃの差により充電される。この電圧ｖｂは、
トランジスタＭｌｌ、Ｍ１２のソース接地回路の出力イ
ンピーダンスが低いことから、容量素子Ｃ２を介した電
圧Ｖｃの変化の影響を殆ど受けないものとなり、差動増
幅回路の出力電圧Ｖａに応じたトランジスタＭ１１．Ｍ
１２のソース接地回路の出力電圧Ｖｏによって支配され
るものとなる。従って容量素子Ｃ２とトランジスタＭ１
３．Ｍ１４のソース接地回路は殆ど機能しない状態とな
る。即ち（６） 第１１３！！ｌに示す従来の回路構成と同等の演算増幅
器として動作することになる。

又スイッチ回路をオフ状態とすると、ｖｂの電圧は容量
素子Ｃ２によって保持されるので、動作中心電圧は変化
しないものとなる。又電圧ｖｂは容量素子Ｃ２を介して
電圧Ｖｃの変化の影響を受けるものとなり、スイッチ回
路がオン状態のときに形成されていたトランジスタＭ１
］、Ｍ１２のソース接地回路、トランジスタＭＩ５．Ｍ
１６のスイッチ回路、トランジスタＭ９．．ＭＩＯのソ
ースホロワ回路及び位相補償用の容量素子ＣＩによる負
帰還ループは、スイッチ回路がオフ状態となることによ
り、トランジスタＭｌｌ、Ｍ１２のソース接地回路、ト
ランジスタＭ１３．Ｍ１４のソース接地回路、容量素子
Ｃ２，トランジスタＭ９ＭＩＯのソースホロワ回路及び
容量素子Ｃ１の径路の正帰還ループに切換えられ、この
正帰還ループにより電圧Ｖａの変化は容量素子ＣＩを介
して助長されることになる。

従って、極めて微小な電圧Ｖａの変化でも出力電圧Ｖｏ
は最大出力電圧まで変化する七共に、その出力電圧Ｖｏ
はスイッチ回路がオフ状態で正帰還ループが形成されて
いる期間保持されることになる。又トランジスタＭ４〜
Ｍ８からなる差動増幅回路の周波数帯域を制限していた
容量素子Ｃ１を含む負帰還ループが、スイッチ回路のオ
フにより正帰還ループに切換えられることになるから、
差動増幅回路の負荷が軽減されて広帯域化することがで
きる。これによって電圧Ｖａの変化速度は非常に速くな
る。又制御クロックφ１．φ２は相互に反対位相のもの
であり、スイッチ回路を制御して負帰還回路と正帰還回
路との切換えを行うものであって、高速動作を必要とし
、出力信号を一時保持する場合に、正帰還回路を形成す
るように切換えを行えば良いことになり、任意のタイミ
ングの切換えが可能のものである。

第３図は本発明の他の実施例の回路構成を示すもので、
第２図と同一符号は同一部分を示す。この実施例は、制
御クロックφ１がゲートに加えられるトランジスタＭ１
７によりスイッチ回路を構成し、トランジスタＭＩＯの
ゲートの電圧Ｖｅをバイアス回路による電圧とするか、
出力電圧Ｖ。

を容量素子Ｃ２を介したものとするかをスイッチ回路で
切換えるものである。このスイッチ回路がオン状態のと
きは、電圧Ｖｅはバイアス回路からの電圧に固定される
為、出力電圧Ｖｏの変化が容量素子Ｃ２を介して電圧Ｖ
ｅに影響を及ぼすことは殆どないものとなる。従ってス
イッチ回路をオン状態とすると、第１図に示す従来例の
回路構成と同様に動作することになる。

又制御クロックφ１によりトランジスタＭ１７からなる
スイッチ回路をオフ状態とすると、トランジスタＭＩＯ
のゲートへの直流電圧は容量素子Ｃ２により保持され、
月つ出力電圧Ｖｏは容量素子Ｃ２を介してトランジスタ
ＭＩＯのゲートへ伝達される。この場合トランジスタＭ
９．ＭＩＯのゲートには同一の出力電圧Ｖｏの変化が加
えられることになるが、トランジスタＭＩＯの相互コン
ダクタンス＆をトランジスタＭ９の相互コンダクタンス
９１より大きく設定しておくことにより、電（９） （８） 圧Ｖｄは出力型−圧Ｖｏの変化に対して逆相の変化とな
り、トランジスタＭ９．ＭＩＯの回路は第２の反転形増
ｍ回路として動作することになる。それによって、トラ
ンジスタＭｌｌ、Ｍ１２のソース接地回路、容量素子Ｃ
２，トランジスタＭ９゜ＭＩＯの回路及び容量素子Ｃ１
の径路の正帰還ループが形成されることになり、第２図
に示す実施例のスイッチ回路のオフ状態の場合と同様に
動作することになる。

第４図は本発明の更に他の実施例の回路構成を示すもの
で、第２図及び第３図と同一符号は同一部分を示す。こ
の実施例では、制御クロックφ２がゲートに加えられる
トランジスタＭ１８がスイッチ回路を構成し、トランジ
スタＭ１３のゲートに容量素子Ｃ３を介して出力電圧ｖ
Ｏの変化を伝達するか、バイアス回路からの電圧を加え
るかをスイッチ回路で切換えるものである。スイッチ回
路をオン状態とすると、トランジスタＭ１３のゲートの
電圧Ｖｆは、トランジスタＭ１〜Ｍ３からなるバイアス
回路の電圧に固定されるから、容量（１０） 素子Ｃ３を介した出力電圧Ｖｏの変化の伝達は殆どない
ものとなり、従って容量素子ｃ２を介した正帰還ループ
が形成されない状態となるから、第１図に示す従来例の
回路構成と同様な動作状態となる。

又制御クロックφ２によりスイッチ回路をオフ状態とす
ると、トランジスタＭ１８のゲートの電圧Ｖ「は、容量
素子Ｃ３を介して出力電圧Ｖｏの変化による影響を受け
るものとなり、電圧Ｖｃの変化が容量素子Ｃ２を介して
帰還される。この場合容量素子Ｃ１を介して負帰還がか
けられているので、 １Ｇ１３１　　・Ｃ２＞ＩＣ９１・ＣＩ（なお、Ｇ１３
はトランジスタＭ１３．Ｍ１４の利得、Ｃ９はトランジ
スタＭ９．ＭＩＯの利得である。）の条件で設定するか
、或いはトランジスタＭ９．ＭＩＯのソースホロワ回路
の出力端子と容量素子Ｃ１との間にスイッチ回路を設け
て、負帰還ループを切り離すことが必要である。

前述の各実施例に於ては、ＣＭＯ３）ランジスＣ１１） 夕により構成し−た場合を示すものであるが、ｐチャネ
ルＭＯ３又はｎヂャネルＭＯ３Ｉ−ランジスタにより構
成することもできる。又差動増幅回路の代りに１入力端
子の通常の増幅回路とすることもできる。即ち前置増幅
回路としては差動増幅回路にのみ限定されないものであ
る。

発明の詳細 な説明したように、本発明は、入力信号を増幅する差動
増幅回路等の前置増幅回路の出力信号を、第１の反転形
増幅回路（例えばトランジスタＭｌｌ、Ｍ１２からなる
ソース接地回路）により反転増幅して出力端子ＯＵＴか
ら出力し、この出力端子ＯＵＴからの出力信号と同相の
信号を容量素子ＣＩを介して第１の反転形増幅回路の入
力端子に伝達する負帰還回路と、第１の反転形増幅回路
の出力信号を第２の反転形増幅回路（例えばトランジス
タＭ１３．Ｍ１４からなるソース接地回路）により反転
増幅した信号を容量素子Ｃ２を介して第１の反転形増幅
回路の入力端子に伝達する正帰還回路とを、制御クロッ
クよりスイッチ回路１１　り蒐 を動作させて切換えるものであり、正帰還回路に切換え
ることにより、高感度の高速動作を実現することができ
る。特に電圧比較器として動作させる場合には、安定な
動作を行わせる上で必要とする出力電圧保持機能も同時
に実現することができるものとなる。従って各種の信号
の増幅や比較増幅を行う増幅器に通用することができる
。例えばアナログ・ディジタル変換器の従来例は、演算
増幅器と電圧比較器とを、専用の高性能のものを使用し
て構成していたが、本発明の増幅器を適用すれば、高感
度であることにより電圧比較と増幅とを行う構成とする
ことができ、小形化、低電力化、経済化を図ることがで
きるものとなる。

【図面の簡単な説明】

第１図は従来の演算増幅器の回路、第２図乃至第４図は
本発明のそれぞれ異なる実施例の回路を示すものである
。 Ｍ１〜Ｍ３はバイアス回路を構成するトランジスタ、Ｍ
４〜Ｍ８は差動増幅回路を構成するトランジスタ、Ｍ９
．ＭＩＯはソースホロワ回路を構（１３） （ＩＺ７ 成するトランジスタ、Ｍｌｌ、Ｍ１２はソース接地回路
で第１の反転形増幅回路を構成するトランジスタ、Ｍ１
３．Ｍ１４はソース接地回路で第２の反転形増幅回路を
構成するトランジスタ、Ｍ１５〜Ｍ１Ｂはスイッチ回路
を構成するトランジスタ、φ１．φ２は制御クロック、
ＩＮＩ、ＩＮ２は入力端子、ＯＵＴは出力端子、Ｃ１は
位相補償用の容量素子、Ｃ２は正帰還用の容量素子、Ｃ
３は容量素子である。 特許出願人　　日本電信電話公社 代理人弁理士　玉蟲久五部　外３名 （１４）

Claims (1)

【特許請求の範囲】
1. 入力信号を増幅する前置増幅回路と、該前置増幅回路の
   出力信号を増幅する第１の反転形増幅回路と、該第１の
   反転形増幅回路の出力信号と同相の信号を該第１の反転
   形増幅回路の入力端子に容量素子を介して伝達する負帰
   還回路と、前記第１の反転形増幅回路の出力信号を反転
   して出力する第２の反転形増幅回路と、該第２の反転形
   増幅回路の出力信号を容量素子を介して前記第１の反転
   形増幅回路の入力端子に伝達する正帰還回路と、前記負
   帰還回路と前記正帰還回路とを制御クロックで切換える
   回路とを備えたことを特徴とする増幅器。