JPS58218123A - 研摩用マ−クを有するウエハの製造方法 - Google Patents

研摩用マ−クを有するウエハの製造方法

Info

Publication number
JPS58218123A
JPS58218123A JP10013882A JP10013882A JPS58218123A JP S58218123 A JPS58218123 A JP S58218123A JP 10013882 A JP10013882 A JP 10013882A JP 10013882 A JP10013882 A JP 10013882A JP S58218123 A JPS58218123 A JP S58218123A
Authority
JP
Japan
Prior art keywords
grinding
polishing
single crystal
mask
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10013882A
Other languages
English (en)
Inventor
Toshiro Karaki
俊郎 唐木
Kunio Koyabu
小薮 国夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP10013882A priority Critical patent/JPS58218123A/ja
Publication of JPS58218123A publication Critical patent/JPS58218123A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、誘電体分離基板の単結晶ウェー・の研摩にお
いて、所定の研摩量を簡単にして正確に検知する方法を
得るための研摩用マークを有するウェハの製造方法に関
するものである。
〔発明の技術的背景とその問題点〕
従来、半導体シリコン(81)等の結晶ウニ・・を研摩
する場合、研摩量の終点判断は、研摩!!flのウニへ
の厚さをマイクロメータなどによって各ウェハの被数点
を計測しておき、研摩途中で数回にわたって計測するこ
とによって研摩量を知ることによシ、研摩終点を判断し
ているため、非常に煩雑であった。研摩工程では、この
ような計測に多くの時間を要しているため、能率が悪く
、また研摩量を事前に研摩時間との関係を実験によって
繰)返して、ある程度把握した後、研摩時間コントロー
ルで研摩量を大体決めていた例もあったが、再現性に乏
しかった。とくに、□誘電体分離基板なくの複合基板の
場合は、基板全体の厚さのみの測定では精度の確保が困
難で、簡単にして精確な研摩終点判別方法が望まれてい
九〇 〔発明の目的〕 本発明は、これらの欠点を解決するため、事前に各単結
晶ウェハに研摩用マークを持たせた研摩用マークを有す
るウェハの製造方法を提供することを目的とするもので
、以下図面について詳細に説明する。
〔発明の実施例〕
第1図(a) 、 (b)は、本発明の実施例である。
まず、単結晶81ウニ八1の研摩を施そうとする面と反
対側の面に所定のマスク2を被覆させ、KOH(水酸化
カリウム)、Na0H(水酸化ナトリウム)などの水溶
液にイソプロピルアルコール以下の分子量をもつアルコ
ニル、例えばイソアミルアルコール、イソアミルアルコ
ール、イソアミルアルコール、などを添加した溶液で異
方性−ツチ・グを施すと、−鉱結晶Si島に分離するた
めのくぼみ3が鏡面でj&成されると同時K、高す数μ
m〜数10μmのマイクロピラミッド状の微小突起物よ
シなる研摩用マーク4をくほみ3の底部に多数発生させ
ることができる。研摩用マーク4の高さはエツチング量
に依存する傾向にあるものの一定のエツチング条件下で
エツチングを行うと均一かつ所望の高さにコントロール
できる。
次に、マスク2を除去して熱酸化によって酸化膜(誘電
体膜)5を形成した後、多結晶S1もしくは異種材料6
を堆積させる。次に、研摩工程に入る。先に形成しであ
る所定の高さのマイクロピラミッド状の微小突起物よシ
なる研摩用i−り4が研摩段階で消滅するところが研摩
終点となる。研摩用マーク4が消滅した研摩量Aでもっ
て、単結晶St島1′に分離されることは明らかである
。この研摩用マーク4は、各々の単結晶St島1′の間
に存在し、研摩する基板の全面にわたって存在し、容易
に目視で確認できる。
以上は、マイ斗゛ロピラミッド状の微小突起物よシなる
研摩用マーク4をマスクレスで形成する例であるが、よ
i高精度かつ確実に形成し、高精度に研摩したい場合が
ある。
第2図(a)〜(e)は、異方性エツチング時において
、マスクを利用してマイクロどラミラド状の微小突起物
の生成の核を形成し、その後、この核形成用のマスクを
除去して異方性エツチングを続けることによシマイクロ
ピラミッド状の微小突起物よシなる研摩用マークを残し
て米子用のSt単結晶島を作る説明図である。第2図葎
)において、lは研摩用マーク形成用のマスクである・
素子パターン用マスク2と研摩用マーク形成用マスク2
′を単結晶StウウェIK形成する。
その後第2図(b) K示すように、4方性エツチング
を行って所定の高さにマイクロピラミッド状の微小突起
物の生成の核4′を形成する。その後、第2図(a) 
K示すように、研摩用マーク形成用マスク2′を除去し
てさらに異方性エツチングを所定の島深さになるように
進め単結晶St島に分離するためのくぼみを形成すると
共K〈ぼみの底部にマイクロピラミッド状の微小突起物
よ)なる研摩用マーク4を形成する。その後は第1図(
b)と同一である。第2図(b)の段階で形成したマイ
クロピラミッド状の微小突起物の生成の核4′はマスク
2′を除いて異方性エツチングを行っても持続される。
この方法は、異方性エツチング条件によってマイクロピ
ラミッド状の微小突起物よシなる研摩用マークを形成す
るものでないから、イソプロピルアルコール以下の分子
量をもつアルコールをKOH水溶液に添加して異方性エ
ツチングを行ってもよいことは言うまでもない。
〔発明の効果〕
以上説明したように、誘電体分離基板の製造プロセスに
おいて、特定の研摩用マークのスペースを設けることな
く、異方性エツチング時に素子用の単結晶St島の間に
容易に研摩用マークとしてのマイクロピラミッド状の微
小突起物が形成できる利点がある。その上、基板全面に
わたって研摩用マークが存在するので、単結晶St島の
島深さ分布を知ることができ、形状修正加工の要否とそ
の種類をも容易に判断できることは言うまでもない。
【図面の簡単な説明】
第1図(a) 、 (b)は本発明の一実施例の断面図
、第2図(a)〜(e)は本発明の他の実施例を示す断
面図である。 1・・・単結晶Slウェハ、2・・・マスク、3・・・
くぼみ、4・・・ピラミッド状の微小突起物の研摩用マ
ーク、5・・・酸化膜、6・・・多結晶S1または異種
材料の堆積層、1′・・・単結晶St島。 出願人代理人  弁理士 鈴 江 武 彦5Ip1図 (a)

Claims (2)

    【特許請求の範囲】
  1. (1)単結晶ウニ・・の研摩を施そうとする面と反対側
    の面に所定のマスクを被覆し等異方性エツチングを施し
    、単結晶島に分離するためのくぼみを形成すると共にこ
    のくぼみの底部にピラミッド状の微小突起物よシなる研
    摩用マークを形成することを特徴とする研摩用マークを
    有するウエノ)の製造方法。
  2. (2)異方性エツチングにおいて、マスクを使用してピ
    ラミッド状の微小突起物の生成の核を形成して後、この
    核形成用マスクを除去して異方性エツチングを続けるこ
    とを特徴とする特許請求の範囲第1項記載の研摩用マー
    クを有するウェハの製造方法。
JP10013882A 1982-06-11 1982-06-11 研摩用マ−クを有するウエハの製造方法 Pending JPS58218123A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10013882A JPS58218123A (ja) 1982-06-11 1982-06-11 研摩用マ−クを有するウエハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10013882A JPS58218123A (ja) 1982-06-11 1982-06-11 研摩用マ−クを有するウエハの製造方法

Publications (1)

Publication Number Publication Date
JPS58218123A true JPS58218123A (ja) 1983-12-19

Family

ID=14265954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10013882A Pending JPS58218123A (ja) 1982-06-11 1982-06-11 研摩用マ−クを有するウエハの製造方法

Country Status (1)

Country Link
JP (1) JPS58218123A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6178137A (ja) * 1984-09-26 1986-04-21 Oki Electric Ind Co Ltd 半導体装置
FR2632776A1 (fr) * 1988-06-10 1989-12-15 Thomson Hybrides Microondes Diode hyperfrequences de type pin et son procede de fabrication
WO2002096612A1 (en) 2001-05-29 2002-12-05 Koninklijke Philips Electronics N.V. Substrate and method of separating components from a substrate
CN102634851A (zh) * 2012-03-26 2012-08-15 北京吉阳技术股份有限公司 一种用于太阳电池制造的制绒方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6178137A (ja) * 1984-09-26 1986-04-21 Oki Electric Ind Co Ltd 半導体装置
FR2632776A1 (fr) * 1988-06-10 1989-12-15 Thomson Hybrides Microondes Diode hyperfrequences de type pin et son procede de fabrication
WO2002096612A1 (en) 2001-05-29 2002-12-05 Koninklijke Philips Electronics N.V. Substrate and method of separating components from a substrate
CN102634851A (zh) * 2012-03-26 2012-08-15 北京吉阳技术股份有限公司 一种用于太阳电池制造的制绒方法

Similar Documents

Publication Publication Date Title
US5960255A (en) Calibration standard for 2-D and 3-D profilometry in the sub-nanometer range and method of producing it
US3844858A (en) Process for controlling the thickness of a thin layer of semiconductor material and semiconductor substrate
CN102279289B (zh) 一种基于(110)单晶硅的微悬臂梁探针制作方法
TW200300465A (en) Method for producing silicon wafer, silicon wafer, and SOI wafer
JPH05299409A (ja) 三次元シリコンデバイスの製造方法
JPH09115787A (ja) Soi基板および該soi基板の製造方法
CN104749400B (zh) 一种扫描探针及其制作方法
JPS58218123A (ja) 研摩用マ−クを有するウエハの製造方法
US3969749A (en) Substrate for dielectric isolated integrated circuit with V-etched depth grooves for lapping guide
KR20010029456A (ko) 본딩된 반도체 기판에 대한 평탄화 공정
TWI378084B (en) Method for flattening glass substrate
CN107452642A (zh) 一种外延结构刻蚀率的检测方法
JPS57180148A (en) Manufacture of semiconductor device having dielectric isolation structure
EP0628809A1 (en) Calibration standard for 2-D and 3-D profilometry in the sub-nanometer range and method of producing it
JPH01302837A (ja) 半導体基板の製造方法
CN114784180B (zh) 一种磁铁阵列加工方法
JP6123150B2 (ja) シリコンウェーハ加工量の評価方法およびシリコンウェーハの製造方法
JPH06221945A (ja) 半導体圧力センサおよびその製造方法
TW526578B (en) Fabrication processes for wafer bonding layer thickness precision control and its non-destructive measurement method
SU921385A1 (ru) Способ изготовлени образцовой меры толщины полупроводниковых слоев
JPH04148546A (ja) ビーム寸法測定用素子及びその製造方法
JPH0252451A (ja) 誘電体分離基板の製造方法
JPS59208722A (ja) 半導体集積回路装置用合せマ−ク
JP2003203890A (ja) シリコンウェーハの製造方法
TW563237B (en) Method of removing mask alignment mark material