JPS58216485A - 半導体レ−ザ素子 - Google Patents
半導体レ−ザ素子Info
- Publication number
- JPS58216485A JPS58216485A JP57097819A JP9781982A JPS58216485A JP S58216485 A JPS58216485 A JP S58216485A JP 57097819 A JP57097819 A JP 57097819A JP 9781982 A JP9781982 A JP 9781982A JP S58216485 A JPS58216485 A JP S58216485A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- groove
- layer
- oblique
- along
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0207—Substrates having a special shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体レーザ素子に関する。
Ｃａｒ（Ｃｈａｎｎｅｌｅｄ ５ｕｂｓｔｒａｔｅ Ｐ
ｌａｎｅｒ ）型の半導体レーザ素子は、第１図に示す
例えばｎ型のＧａＡｓ化合物半導体基板１の上にｎ −
ｐ型ＧａＡ＃Ａｓ層２を液相エピタキシャル成長させて
ｐｎｎ接合子形成したもので、このｐｎｎ接合の形成さ
れた主面を底面にしてサブマウント（支持用導体部材）
３上に接続するもので上記ｐｎ接合の中央部近傍がチャ
ネル部４となって基板の側対面より底面と平行の方向（
Ｘ−Ｘ’）Ｉｃレーザ発振するようになっている。この
ような半導体レーザ素子においては、ｐｎｎ接合子つく
るエピタキシャル層２の厚さはわずかに数μｍ程度で基
板１に比して極めて薄くこＯため上記部分を下にして支
持部材３に接合させるとき、ソルダ（インジウム半田等
）５が盛り上って基板側面のｐｎｎ接合子短絡し、不良
品な出すおそれがあった。
ｌａｎｅｒ ）型の半導体レーザ素子は、第１図に示す
例えばｎ型のＧａＡｓ化合物半導体基板１の上にｎ −
ｐ型ＧａＡ＃Ａｓ層２を液相エピタキシャル成長させて
ｐｎｎ接合子形成したもので、このｐｎｎ接合の形成さ
れた主面を底面にしてサブマウント（支持用導体部材）
３上に接続するもので上記ｐｎ接合の中央部近傍がチャ
ネル部４となって基板の側対面より底面と平行の方向（
Ｘ−Ｘ’）Ｉｃレーザ発振するようになっている。この
ような半導体レーザ素子においては、ｐｎｎ接合子つく
るエピタキシャル層２の厚さはわずかに数μｍ程度で基
板１に比して極めて薄くこＯため上記部分を下にして支
持部材３に接合させるとき、ソルダ（インジウム半田等
）５が盛り上って基板側面のｐｎｎ接合子短絡し、不良
品な出すおそれがあった。
本発明はこのような問題を解決するためになされたもの
で、その目的は半導体レーザ素子における短絡不良、Ｉ
Ｒ不良な低減することにある。
で、その目的は半導体レーザ素子における短絡不良、Ｉ
Ｒ不良な低減することにある。
上記目的な達成するための本発明の一つの実施形態は第
２図に示すように、レーザ素子ケの形成された半導体基
板の上記ｐｎ接合側の主面すなわち底面と１対の側面と
の間に斜面６を形成し、上記ｐｎ接合の一部はこの斜面
６にそって斜め方向に曲げて成るもので、これにより、
素子基板１の側面ではｐｎｎ接合子位置が底面より高く
なることでソルダ５のもつ上りによる短絡不良な防止す
るものである。
２図に示すように、レーザ素子ケの形成された半導体基
板の上記ｐｎ接合側の主面すなわち底面と１対の側面と
の間に斜面６を形成し、上記ｐｎ接合の一部はこの斜面
６にそって斜め方向に曲げて成るもので、これにより、
素子基板１の側面ではｐｎｎ接合子位置が底面より高く
なることでソルダ５のもつ上りによる短絡不良な防止す
るものである。
第３図１ａｌ〜ｔｃ＋は本発明による牛導体レーザ素子
の製造プロセスの一例を示す工程図である。
の製造プロセスの一例を示す工程図である。
以下各工程に従ってプロセスを説明する。
ｌａｌ ｎ型ＧａＡｓ化合物牛導体基体（ウェハの厚
さ９．５μｍ）１紮用意し、その表面にＳｉｎ、等の被
膜よりなるマスク７を形成し、このマスクを通して基体
表面をエッチする。このエッチ液としては例えば硫ｒｌ
Ｉ系エッチ液又はリン酸系エッチ液な用い、化合物半導
体の結晶面にそって断面ｖ形の溝８を例えば４００μｍ
間隔でストライプ状に形成する。このときのＶ形溝８の
深さは１０μｍ程度以上とする。このようなＶ溝とは別
罠％２つのＶ溝の中間部分忙チャネル部のための浅い凹
Ｓ（深さ１．５μｍ）９１形成する。
さ９．５μｍ）１紮用意し、その表面にＳｉｎ、等の被
膜よりなるマスク７を形成し、このマスクを通して基体
表面をエッチする。このエッチ液としては例えば硫ｒｌ
Ｉ系エッチ液又はリン酸系エッチ液な用い、化合物半導
体の結晶面にそって断面ｖ形の溝８を例えば４００μｍ
間隔でストライプ状に形成する。このときのＶ形溝８の
深さは１０μｍ程度以上とする。このようなＶ溝とは別
罠％２つのＶ溝の中間部分忙チャネル部のための浅い凹
Ｓ（深さ１．５μｍ）９１形成する。
（ｂ）コノ上Ｋｎ−ｐ型のＧａＡ、ｇＡｓ層２を液相エ
ピタキシャル法により約５μｍの厚さ罠形成する。
ピタキシャル法により約５μｍの厚さ罠形成する。
このエピタキシャルＧａＡ４Ａｓ層２は前記ｖ形溝８に
そってその表面もＶ溝をもつ面として形成される。なお
１図示されないがｈ ｎ−ｐ接合間には光等波路となる
極度に５すい活性層が、モしてｎ −ｐ ＧａＡＪＡＳ
層の表面にさらにｎ−ＧａＡｓ層を形成するとともに電
極形成のための２を選択拡散し、その表面に（Ｊｒ−Ａ
ｎ等の電極金属を設ける。
そってその表面もＶ溝をもつ面として形成される。なお
１図示されないがｈ ｎ−ｐ接合間には光等波路となる
極度に５すい活性層が、モしてｎ −ｐ ＧａＡＪＡＳ
層の表面にさらにｎ−ＧａＡｓ層を形成するとともに電
極形成のための２を選択拡散し、その表面に（Ｊｒ−Ａ
ｎ等の電極金属を設ける。
又、基板側圧もＡｕＧｅＮｉ−Ｃｒ−Ａｕ系の電極金属
な設けることになる。
な設けることになる。
図示されないがウェハな端面方向に切断し両端面（レー
ザ発振面となる）ｌｃｓｉｏ、又はＡノ、０８等で端面
保護膜をコーティングする。このあと、同図に一点鎖Ｍ
Ｙ−Ｙ＝で示すようにＶ形溝８の中心にそってスクライ
プする。
ザ発振面となる）ｌｃｓｉｏ、又はＡノ、０８等で端面
保護膜をコーティングする。このあと、同図に一点鎖Ｍ
Ｙ−Ｙ＝で示すようにＶ形溝８の中心にそってスクライ
プする。
（Ｃ１同図はスクライプ線にそってカッティングされた
ａＸｂＸｃ＝ １００ Ｘ４００ Ｘ３００ ｐｍ”の
１個の半導体レーザ素子を示す。このレーザ素子のｐｎ
接合に近い主面な下にして第２図に示すように支持基板
３上にＩｎ半田等を介して固着することにより半導体レ
ーザ装置が得られる。
ａＸｂＸｃ＝ １００ Ｘ４００ Ｘ３００ ｐｍ”の
１個の半導体レーザ素子を示す。このレーザ素子のｐｎ
接合に近い主面な下にして第２図に示すように支持基板
３上にＩｎ半田等を介して固着することにより半導体レ
ーザ装置が得られる。
以上実施例で述べた本発明によれば、基板の側面分割線
にあらかじめ適当の深さのＶ形溝を形成し、この上にエ
ピタキシャル層を形成することＫ ゝより、
これを分割したときにｐｎ接合部は深い■形溝によって
大きく垂れこみ、斜面６が形成されこれを素子化して支
持基板３に取り付けた場合に素子の側面でｐｎｎ接合部
底面よりも高くなり。
にあらかじめ適当の深さのＶ形溝を形成し、この上にエ
ピタキシャル層を形成することＫ ゝより、
これを分割したときにｐｎ接合部は深い■形溝によって
大きく垂れこみ、斜面６が形成されこれを素子化して支
持基板３に取り付けた場合に素子の側面でｐｎｎ接合部
底面よりも高くなり。
ソルダ等５のもり上りによる短絡不良な防止できる。
本発明に°よれば基板にＶ形溝を形成することにより、
Ｖ形溝を利用してスクライプ加工がしやすくなり、Ｖ形
溝をさらに深くすればスクライプが不要であるという効
果も得られる。
Ｖ形溝を利用してスクライプ加工がしやすくなり、Ｖ形
溝をさらに深くすればスクライプが不要であるという効
果も得られる。
本発明は主としてＣ８Ｐ型半導体レーザ素子に適用せら
れる。
れる。
第１図は従来形のレーザ装置の斜面図。
第２図は本発明によるレーザ装置の一例な示す斜面図、
第３図＋ａｌ〜ｔｃ＋は本発明によるレーザ素子の製造
プロセスの各工程図な示し、同ＩＮｆａｌ 、 ｔｂｌ
は断面図。 ＩｃＩは斜面図である。 １・・・＋導体基板、２・・・エピタキシャル層％３・
・・支持基板、４・・・チャネル部、５・・・半田、６
・・・斜面。 ７・・・マスク、８・・・斜面。 第 ２ 図 ／Ｘ’ ／′ υ ６
プロセスの各工程図な示し、同ＩＮｆａｌ 、 ｔｂｌ
は断面図。 ＩｃＩは斜面図である。 １・・・＋導体基板、２・・・エピタキシャル層％３・
・・支持基板、４・・・チャネル部、５・・・半田、６
・・・斜面。 ７・・・マスク、８・・・斜面。 第 ２ 図 ／Ｘ’ ／′ υ ６
Claims (1)
- １、半導体基板の平坦な一主面にそってｐｎ接合を有し
、上記主面を底面として支持部材上に固着する半導体レ
ーザ素子であって、上記半導体基板の底面と一対の側面
との間に斜面な形成し、この斜面にそって上記ｐｎ接合
■一部？斜め方向に曲げて成ることを特徴とする半導体
レーザ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57097819A JPS58216485A (ja) | 1982-06-09 | 1982-06-09 | 半導体レ−ザ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57097819A JPS58216485A (ja) | 1982-06-09 | 1982-06-09 | 半導体レ−ザ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58216485A true JPS58216485A (ja) | 1983-12-16 |
Family
ID=14202344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57097819A Pending JPS58216485A (ja) | 1982-06-09 | 1982-06-09 | 半導体レ−ザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58216485A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61115366A (ja) * | 1984-11-10 | 1986-06-02 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ装置 |
| FR2687857A1 (fr) * | 1992-02-04 | 1993-08-27 | Mitsubishi Electric Corp | Laser a semiconducteurs et procede de fabrication. |
| EP0649202A1 (en) * | 1993-10-15 | 1995-04-19 | Toyota Jidosha Kabushiki Kaisha | Semiconductor laser and method of manufacturing the same |
-
1982
- 1982-06-09 JP JP57097819A patent/JPS58216485A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61115366A (ja) * | 1984-11-10 | 1986-06-02 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ装置 |
| FR2687857A1 (fr) * | 1992-02-04 | 1993-08-27 | Mitsubishi Electric Corp | Laser a semiconducteurs et procede de fabrication. |
| EP0649202A1 (en) * | 1993-10-15 | 1995-04-19 | Toyota Jidosha Kabushiki Kaisha | Semiconductor laser and method of manufacturing the same |
| US5604761A (en) * | 1993-10-15 | 1997-02-18 | Toyota Jidosha Kabushiki Kaisha | Layered semiconductor laser having solder laminations and method of making same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6474531B2 (en) | Semiconductor light-emitting device and method of manufacturing the same and mounting plate | |
| US4161701A (en) | Semiconductor laser | |
| US4692927A (en) | Light emitting device with improved electrode structure to minimize short circuiting | |
| JPS58216485A (ja) | 半導体レ−ザ素子 | |
| GB2105100A (en) | Laser diode | |
| JPS594088A (ja) | 発光ダイオ−ド | |
| JPS62105446A (ja) | 半導体装置の製造方法 | |
| US6911673B2 (en) | Light emitting diode device | |
| US4731344A (en) | Method of making a single heterostructure laser chip having sawn cavities and secondary saw cuts | |
| JPS59193083A (ja) | フアイバ装着用半導体レ−ザ装置 | |
| JPS5984592A (ja) | 半導体レ−ザ−素子およびその製造方法 | |
| JPS6184888A (ja) | 埋込みヘテロ型半導体レ−ザ | |
| JPS61131583A (ja) | 半導体レ−ザの製造方法 | |
| KR100265804B1 (ko) | 반도체 레이저 다이오드 | |
| JPS61203692A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS62217690A (ja) | 半導体発光装置及びその製造方法 | |
| JPH01215088A (ja) | 半導体レーザ | |
| JPS6132589A (ja) | 半導体レ−ザ装置 | |
| JPS5925398B2 (ja) | 半導体レ−ザの製造方法 | |
| JPH09135050A (ja) | 半導体発光素子 | |
| JPS61255084A (ja) | 半導体発光装置の製造方法 | |
| JPS60137084A (ja) | 半導体レ−ザの製造方法 | |
| JPS61236188A (ja) | 半導体レ−ザ | |
| JPS6358391B2 (ja) | ||
| JPS60194590A (ja) | 半導体レーザ素子の製造方法 |