JPS58215974A - 3相インバ−タの制御回路 - Google Patents

3相インバ−タの制御回路

Info

Publication number
JPS58215974A
JPS58215974A JP58087806A JP8780683A JPS58215974A JP S58215974 A JPS58215974 A JP S58215974A JP 58087806 A JP58087806 A JP 58087806A JP 8780683 A JP8780683 A JP 8780683A JP S58215974 A JPS58215974 A JP S58215974A
Authority
JP
Japan
Prior art keywords
control circuit
phase
wave
harmonic
angles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58087806A
Other languages
English (en)
Inventor
アルネ・イエンセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Danfoss AS
Original Assignee
Danfoss AS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Danfoss AS filed Critical Danfoss AS
Publication of JPS58215974A publication Critical patent/JPS58215974A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/525Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency
    • H02M7/527Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation
    • H02M7/529Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation using digital control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、此方電圧の各方形−半波が高調波減衰のため
に、半波の終りからの角度α1とα2により決められる
限界を有する、始めと終りの30区間内に対称に設けら
れた2つのギャップ期間により中断される、例えば回転
数を制御された交流電動機を駆動するための、3相イン
バータの制御回路に関する。
この種類の公知の制御回路(工EEII;−)ランザク
ションズ オン インダストリー アプリケイションズ
、1973年、310〜317ページ)において、第3
吹および第9次高調波は3相の出力電圧の鎖交のために
なくなるが、−力筒5次および第7次高調波は、方形−
半波に2つのギャップ期間を設けることにより消去され
、その際第1ギャップ期間は16.24と22.06’
との間であり、第2ギャップ期間はする。この値を正確
に維持することは回路技術的に非常に困fIlf〒あり
、特にこの値がインノ々−タのすぺでの周波数範囲にわ
たって維持しなければならない場合に困!In’ある。
さらに非常に大きい振幅を有する第11次および第13
次高調波が存在するので、この出力電圧により駆動され
る交流電動機、特に非同期電動機の振動性回転モーメン
トはギャップ期間のない完全な方形−半波の際のちょう
ど50%になる。このことは特に緩慢な低い回転数の際
不安定な動作状態として認められる。第11次および第
13次高調波も消去したい場合には、全部で4つのギャ
ップ期間を方形−半波に設けなければならない。高い切
換頻度により制御回路の構造はさらに伽雑になり切換損
失は上昇する。
本発明の課題は、一方で切換頻度が低く、他方高調波に
基づいて発生する振動性モーメントが小さく保たれる、
上述した種類の制御回路を提供することである。
この課題は本発明により次のようにして解決される。即
ち、角度α1は第13次高調波の第1零通過点の13.
85よりも小さく、角度α2は第7次高調波の第1最大
点の12.86”と第5次高調波の第1最大点の18°
との間にあり、ギャップ期間幅(α2−α1)が3と7
の間である。
この構成の際各方形−半波に2つのギャップ期間を設け
るだけで、方形−半波の高調波成分を非常にわずかに保
つことがマきるの〒1振動性モ゛−メントは従来より非
常に小さくなる。このことは、個々の高調波を完全に消
去することを試みることによって生ずるの甲はなく、第
5次、第7次、第11次および第13次高調波の振動性
モーメントの総和が小さいように個々の高調波の振幅を
小さく保つことによって生ずる。偶数次および30倍数
次の高調波は元来考慮されず、また第17次以上の高調
波はその都度その次数の二乗の逆数値でのみ考慮される
の1振動性モーメントにとって重要受はなく、従って上
述した4つの高調波を考慮すれば十分!ある。このよう
に決められた切換/ぞターンはイン・セータ周波数に無
関係に保たれる。基本波の振幅の変化は、供給される直
流電圧の変化によって、例えば可変の中間回路電圧を用
いることによって得られる。
第5次および第7次高調波をできるだけ強く減衰するた
めに、第5次および第7次高調波が比較的大きい振幅を
有する範囲に存在する、幅間を必要とする。公知の場合
には、第1ギャップ期間が主に第11次および第13次
高調波の第2半波の範囲にあるように角度が選ばれ、そ
れによってこれらの高調波が著しく増幅されたが、本発
明によるとギャップ期間は方形−半波の終りの方へずら
されているので、少なくとも第11次および第13次高
調波の第1半波の部分がギャップ期間範囲内に存在する
。ギャップ期間範囲において第11次および第13次高
調波の影響は著しくわずかである。ギャツゾ期間内に、
第11次および第13次高調波の第2半波の部分よりも
大きな第1半波の部分が一存在するようになるの甲、高
調波成分を非常に弱められる。これらのことはすべて第
5次および第7次席調波の非常に大きい成分が現われな
いで実現される。
角度α1とα2が共通の約数をもち、この約数は30:
mに等しく、その際mは10以下の整数であると特に有
利である。ここで、本発明の利点は一定の点のみではな
くある範囲でも成立つので“、この範囲内では角度には
他の選択可能性がある、という認識に立つ。共通の約数
を使用することによって、その都度等しい長さの時間間
隔で3相インノ々−夕の状態を記憶するためにメモリセ
ルの数が制限されているメモリを使用することが可能1
ある。
ある実施例ではクロック発生器を有し、このクロック発
生器は周波数 fr= 12・m−〜 を有するクロックAルス(bl)を送出し、その際fw
は出力電圧の周波数であり、mは3とlOの間の整数で
ある。さらに実施形態はこのクロック・ξルスで作動さ
れる計数器を有し、この計数器は予め決められた計数器
出力側において、イン・ぐ−夕を制御するための時間信
号を送出する。クロック発生器の周波数の変化によりイ
ンノ々−夕の周波数が変化することが可能であるが、そ
の際方形−半波内のギャップ期間の位置はそのまま維持
される。
振動性モーメント M−Σ−21sinn、9O−2sinn(90−α1
)(+2sinn)(90−α2)ま ただしn=5.7.11.13 が最高0.025 K 、即ち完全な方形半波のモーメ
ン)Mの丁であるように角度α1とα2を選ぶと有利で
ある。実際には振動性モーメントは方形−半波のモーメ
ントの−より下の値にまで下がる。
さらに、振動性モーメン)Mが最小値となるように、角
度α1とα2を与えられたmに対して選ぶと有利である
。これは、mが1つ与えられた際に角度のか((々の組
合わせを選ぶことが〒きる場合、付加的な選択の判断規
準を与える。
実際にはα1≦12°であることが好都合であることが
明らかである。α1が小さければ小さいほど第11次お
よび第13次高調波の減景が大きい。
実際に特に推奨されるのはα1−10°かつα2−15
の場合tある。この場合に非常に小さい振動性モーメン
)M=0.0175Kが発生する。
することによって実現される。
られる。この場合振動性モーメン)Mは0.0183に
であり、これは30区間を10に区分してそれぞれ3に
することによって実現される。
実施例の説明 本発明の実施例につき以下に図を用いて詳しく説明する
第1図には3相のインノ々−夕1oが示されており、こ
のインノ々−夕は制御可能な直流電圧源11からの直流
電圧Uで給電され、3相交流電圧を有する3相−非同期
電動機12を駆動する。3本の出力線13.14.15
はそれぞれ、一対ずつ直列に接続されているスイッチ素
子16.17および1.8.19および20.21に分
岐する。これらのスイング−素子は例えば制d((1可
能なサイリスタ、トランジスタ等によって形成されてい
る。制御(−号発生器22は、各対のスイッチ素子を出
力電圧−半波の形状に相応して相互に逆の状態に、即ち
、導通状態および阻止状部にさせるように鋤く。サイリ
スタを用いる場合制御信号は点弧・ξルスおよび消弧・
ξルスから成り、トランジスタを用いる場合は導通状態
の間に加えられる持続信号から成る。
制御回路にはさらにクロック発生器23が所属し、この
クロック発生器は線24を介してクロック・々ルスp1
を計数器25に送出する。クロック発生器23は正圧制
御発振器で、この発振器は、直流T「圧Uにほぼ比例す
る電圧u1〒給′屯される。N1数器25は線26を介
して伝送・ぞルスP2を第2d1数器27に供給する。
これらの計数器の出力側28および29において連続し
て出力信号が時間信号として論理回路部3oに供給され
、この論理回路部において信号がメモリ素子と論理素子
とにより相互に結合される。論理回路部30の出力側3
1に、制御信号発生器22の操作により出力信号が送出
される。
2つの割数器25.27は6を法とする計数器とする。
クロック・にルスp1の周波数frは所望のイーンノ々
−タ周波数fwの72倍に等しいとする。すると2つの
クロックAルスの間隔は角度5に相応する。従って角度
が10になる場合、計数器25の出力側2に出力電圧が
発生し、角度が1゛5の場合出力側3に発生する。従っ
て伝送・ξルスp2を送出するまでカウンタ25の計数
サイクルが経過すると、それは30区間に相応する。各
30区間の後に出力電圧は計数器2701つの出力側か
ら他の出力側へと移る。従ってこれらの計数器27から
の出力電圧は一方で半波の各30°区間の始まりを示し
、他方で3相のそれぞれ半波の始まりを示す。
これらの信号の相応する組合わせにより120だけずれ
た出力電圧が発生し、これらの出力電圧はそれぞれ第2
図に示された形を有する。各半波の電圧は実質的にOか
ら180まで延びる方形波の形を有する。この方形波は
2つのギャップ期間33.34を有しており、これらの
ギャップ期間は方形−半波320両端部から等しい角度
間隔を有して対称になっている。第1図の実施例ではギ
ャップ期間33は角度α1から角度α2まで、またギャ
ップ期間34は角度(180−α2)から角度(180
−α1)ま〒である。このことは第1図の実施例におい
ては、ギャップ期間33は10から15、ギャップ期間
34は165から170であることを意味する。ギャッ
プ期間33はその都度計数器25の出力側2.3におけ
る出力電圧により得られ、ギャップ期間34は計数器2
5の出力側3.4における出力電圧により得られる。制
御電圧u1の変化によりクロック・ぞルスp1の周波数
が変化しても割合はそのまま保たれる。
第3図においてこのような半波の第1の30゜区間が示
されており、その際ギャップ期間33は9から15であ
る。これは、計数器25として10を法とする計数器を
用い、その際出力側3および5をギャップ期間33の限
界を決めるために用いると、実現される。さらに第3図
に基本波W1、第1次高調波W5、第1次高調波W7、
第13次高調波Wユ1、第13次高調波”13が、完全
な方−形〜半波の際に生じるのと同じように、記入され
ている。ギャップ期間33は、第13次高調波の第1番
目の零通過点35以前に既に始まっており、第7次高調
波の第1最大点36と第5次高調波の第1最大点37と
の間で終っている。ギャップ期間の幅はここでは6であ
る。
上述した4つのすべての高調波W5、W7、W1□、W
13において第1半波の著しく高い部分がギャップ期間
33によって切取られるので、これらの高調波は著しく
減衰される。
減衰がどれ程良好かは、第1表から明らかになる。第1
表には、完全な方形−半波(第1列)および2つのギャ
ップ期間を有している方形−半波(第2列〜第8列)に
対する4つの高調波と基本波との振幅が示されており、
即ち第1表は種々の約数30二mの際の角度α、とα2
に依存する第1次、第5次、第7次、第11次および第
13次高調波の振幅を示す。
第2表には、第1表におけるのと同じ約数1個々の高M
’!波の振動性モーメントとこの振動性モーメントの総
和とが示されている。これによって、第1列に示された
総和と比較してすべての実施例が著しくSO%より大き
い改善をもたらし、第7列の実施に到るま〒はすべての
構造で得られる。
【図面の簡単な説明】
第1図は本発明による制御回路の回路略図、第2図は出
力波の波形図、第3図は第1次、第5吹、第7次・第1
1次および第13次高調波が通過する方形波に対して描
かれている半波の第1部分の線図を示す。

Claims (1)

  1. 【特許請求の範囲】 1、 出力電圧の各方形−半波が高調波減衰のために、
    半波の終りからの角度α1とα2により決め゛られる限
    界を有する、始めと終りの30°区間内に対称に設けら
    れた2つのギャップ期間により中断される3相インノ々
    −夕の制御回路において、α1が第13次高調波の第1
    零通過点の13.85°より小さく、角度α2が第7次
    高調波の第1最大点の12.86°と第5次高調波の第
    1最大点の18との間にあり、ギャップ期間幅(α2−
    α□)が3@と7°との間にあることを特徴とする3相
    インノ々−夕の制御回路。 2、 角度α1とα2とが共通の約数を有し、この約数
    は30:mに等しく、その際mは10以下の整数である
    時許關求の範囲第1項記載の3相イン−ぐ−夕の制御回
    路。 3、 振動性モーメント M=Σ−21gin n、 90−2 sin n (
    90−α1)(+ 2 sin n ) (90−α2
    )まただしn=5.7.11.13 が最高(LO25K 、即ち完全な方形半波のモーメン
    )MのTであるように角度α1とα2が選ばれている特
    FFf!!求の範囲第1項乃至2項のうち1つに記載の
    3相インバータの制御回路。 4 振動性モーメン)Mが最小値であるように、与えら
    れたmに対する角度α、とα2が選ばれている特許請求
    の範囲第1項乃至3項のうち1つに記載の3相インノ々
    −夕の制御回路。 5、 α1≦12°である特許請求の範囲第1項乃至4
    項のうち1つに記載の3相インバータの制御回路。 6 α1−10かつα2−15である特許請求の範囲第
    1項乃至5項のうち1つに記載の3相インノ々−夕の制
    御回路。 7、 α、−9かつα2=15である特許請求の範囲第
    1項乃至5項のうち1つに記載の3相インノ々−夕の制
    御回路。
JP58087806A 1982-05-26 1983-05-20 3相インバ−タの制御回路 Pending JPS58215974A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE32197519 1982-05-26
DE19823219751 DE3219751A1 (de) 1982-05-26 1982-05-26 Steuerschaltung fuer einen dreiphasigen wechselrichter

Publications (1)

Publication Number Publication Date
JPS58215974A true JPS58215974A (ja) 1983-12-15

Family

ID=6164527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58087806A Pending JPS58215974A (ja) 1982-05-26 1983-05-20 3相インバ−タの制御回路

Country Status (6)

Country Link
JP (1) JPS58215974A (ja)
DE (1) DE3219751A1 (ja)
DK (1) DK220583A (ja)
FI (1) FI831824L (ja)
FR (1) FR2527860B1 (ja)
GB (1) GB2120868B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3313120A1 (de) * 1983-04-12 1984-10-18 Danfoss As Digitale steuereinrichtung fuer einen wechselrichter
JPH01152969A (ja) * 1987-12-07 1989-06-15 Toshiba Corp インバータ制御装置
IT1271195B (it) * 1994-06-24 1997-05-27 Finmeccanica Spa Tecnica di commutazione da modulazione sinusoidale a quadra per alimentazione di motore trifase mediante invertitore e relativo sistema di commutazione
US5883490A (en) * 1996-06-14 1999-03-16 Moreira; Julio C. Electric motor controller and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4861926A (ja) * 1971-10-12 1973-08-30
JPS5583470A (en) * 1978-12-18 1980-06-23 United Technologies Corp Voltage effective value controller
JPS5759477A (en) * 1981-07-27 1982-04-09 Toshiba Corp 3-phase inverter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3324376A (en) * 1963-12-30 1967-06-06 Gen Precision Inc Linear d.c. to a.c. converter
US4099109A (en) * 1976-10-01 1978-07-04 Westinghouse Electric Corp. Digital apparatus for synthesizing pulse width modulated waveforms and digital pulse width modulated control system
US4153930A (en) * 1977-10-20 1979-05-08 United Technologies Corporation Balanced control waveform for reducing inverter harmonics

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4861926A (ja) * 1971-10-12 1973-08-30
JPS5583470A (en) * 1978-12-18 1980-06-23 United Technologies Corp Voltage effective value controller
JPS5759477A (en) * 1981-07-27 1982-04-09 Toshiba Corp 3-phase inverter

Also Published As

Publication number Publication date
DE3219751A1 (de) 1983-12-08
FR2527860B1 (fr) 1988-06-24
DE3219751C2 (ja) 1987-07-30
DK220583D0 (da) 1983-05-18
FI831824A0 (fi) 1983-05-23
GB8314403D0 (en) 1983-06-29
FR2527860A1 (fr) 1983-12-02
FI831824L (fi) 1983-11-27
GB2120868B (en) 1986-03-05
DK220583A (da) 1983-11-27
GB2120868A (en) 1983-12-07

Similar Documents

Publication Publication Date Title
US4897583A (en) Variable speed variable torque brushless DC motor
US4459535A (en) H-Switch start-up control and frequency converter for variable speed AC motor
JPS58215974A (ja) 3相インバ−タの制御回路
US3529138A (en) Digital function synthesizer
US4488216A (en) Unrestricted frequency changer system and adjustable frequency AC motor drive using such a system
US3671871A (en) Signal frequency synthesizer
Ilango et al. Firing circuit for three-phase thyristor-bridge rectifier
US3597638A (en) Multiphase waveform generator
JP2002058251A (ja) 電力変換器の制御装置
Rajashekara et al. Harmonics in voltage-source PWM inverters
JPS5947975A (ja) 3相信号発生装置
Ghosh et al. Selective harmonic elimination in a conventional inverter
JPS624950B2 (ja)
JPS63305771A (ja) 超音波モ−タの駆動回路
US4466053A (en) Thyristor converter drive
JPH01303093A (ja) インバータのパルス幅変調制御装置
JPH0757097B2 (ja) 多重化電流形インバ−タ装置
JP2754005B2 (ja) 多相パルス発生回路
SU1016837A1 (ru) Устройство дл управлени многофазным преобразователем частоты
SU1420645A1 (ru) Генератор @ -фазного тока
JP2682306B2 (ja) クロック進相器
JPH044792A (ja) ディジタル三相pwm波形発生装置
JPS6074972A (ja) 同期式pwmインバ−タの基準信号作成回路
JP2743407B2 (ja) クロックパルス発生回路
JPS63174590A (ja) Pwm方式のインバ−タ