JPS58212364A - サイリスタチヨツパの制御方法 - Google Patents
サイリスタチヨツパの制御方法Info
- Publication number
- JPS58212364A JPS58212364A JP9337682A JP9337682A JPS58212364A JP S58212364 A JPS58212364 A JP S58212364A JP 9337682 A JP9337682 A JP 9337682A JP 9337682 A JP9337682 A JP 9337682A JP S58212364 A JPS58212364 A JP S58212364A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- scr
- thyristor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/125—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M3/135—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は逆起電力誘導負荷を駆動するサイリスタチーツ
バに最適なパルス幅のトリガ人力を与えるサイリスクチ
ロツバの制御方法に関するものである。
バに最適なパルス幅のトリガ人力を与えるサイリスクチ
ロツバの制御方法に関するものである。
従来の電気自動車等に使用されるサイリスクチロッハハ
運転者によって操作されるアクセルの電気回路によって
デエーティ指令信号を制御回路に送り、制御回路内では
前記デエーティ信号に応じてサイリスクチーツバを断続
すべく、ＯＮパルス（１） 信号とＯＦＦパルス信号を作り出していた。ところが、
従来装置においてはＯＮパルスの幅が固定であるため、
例えばＯＮパルスのパルス幅が不足してサイリスタチー
ツバがＯＮすべきときにＯＮしなかったり、ＯＮパルス
（トリガ入力）のパルス幅が長すぎて、余分なバッテリ
電力を消費したり、サイリスクのゲート電力定格を越え
たりし、故障の原因となっていることがあった。
運転者によって操作されるアクセルの電気回路によって
デエーティ指令信号を制御回路に送り、制御回路内では
前記デエーティ信号に応じてサイリスクチーツバを断続
すべく、ＯＮパルス（１） 信号とＯＦＦパルス信号を作り出していた。ところが、
従来装置においてはＯＮパルスの幅が固定であるため、
例えばＯＮパルスのパルス幅が不足してサイリスタチー
ツバがＯＮすべきときにＯＮしなかったり、ＯＮパルス
（トリガ入力）のパルス幅が長すぎて、余分なバッテリ
電力を消費したり、サイリスクのゲート電力定格を越え
たりし、故障の原因となっていることがあった。
本発明は上記の問題点に鑑み、確実にサイリスクチーツ
バをＯＮさせることができ、しかも短かいパルス幅のＯ
Ｎパルスをトリガ入力として与えることのできるサイリ
スタチロツバの制御方法に関するものである。
バをＯＮさせることができ、しかも短かいパルス幅のＯ
Ｎパルスをトリガ入力として与えることのできるサイリ
スタチロツバの制御方法に関するものである。
以下本発明方法の一実施例を使用した装置について説明
する。
する。
第１図は、直流他励電動機１４を駆動するサイリスタチ
ロツバ制御方式の主回路図である。サイリスタチロツバ
１３は、主サイリスタ２、補助サイリスタ３、ダイオー
ド４，５、転流用コンデンサ７、転流用リアクトル８と
から成る。６はフリー（２） ホイル用ダイオードである。又、直流他励電動機１４は
、電機子９と界磁巻線ＩＯとから成すバッテリｌから電
力を受ける。１１は平滑用リアクトル、１２は電流検出
器である。
ロツバ制御方式の主回路図である。サイリスタチロツバ
１３は、主サイリスタ２、補助サイリスタ３、ダイオー
ド４，５、転流用コンデンサ７、転流用リアクトル８と
から成る。６はフリー（２） ホイル用ダイオードである。又、直流他励電動機１４は
、電機子９と界磁巻線ＩＯとから成すバッテリｌから電
力を受ける。１１は平滑用リアクトル、１２は電流検出
器である。
第４図にチ曽ツバ１３を制御する回路を示す。４０〜４
３は、正のエツジトリガ（パルスの立上がりの時にトリ
ガされるものをいう）の単安定マルチパイブレークであ
り、マルチバイブレーク４０はトリガされるとパルス幅
Ｔ９ の信号を出しパイブレーク４１はトリガされる
とパルス幅Ｔ１ の信号を出す。そしてＴ、 、 Ｔ
、 はＯＮパルスの最小。
３は、正のエツジトリガ（パルスの立上がりの時にトリ
ガされるものをいう）の単安定マルチパイブレークであ
り、マルチバイブレーク４０はトリガされるとパルス幅
Ｔ９ の信号を出しパイブレーク４１はトリガされる
とパルス幅Ｔ１ の信号を出す。そしてＴ、 、 Ｔ
、 はＯＮパルスの最小。
最大パルス幅であり、図示せぬアクセル回路からの連続
した矩形信号からなるデエーティ指令信号りの立上りで
前記バイブレータ４０．４１はトリガされる。又、バイ
ブレータ４２の出力信号Ｔ２ のパルス幅はＯＦＦパル
ス幅でもある。そして、５Ｔ２千Ｔ、？ ≧Ｔ１となっ
ており、デユーティ信号りをインバータ４４を通した信
号とＴ、？ 信号とは、Ｎ−ＡＮＤゲート４５に入力さ
れている。
した矩形信号からなるデエーティ指令信号りの立上りで
前記バイブレータ４０．４１はトリガされる。又、バイ
ブレータ４２の出力信号Ｔ２ のパルス幅はＯＦＦパル
ス幅でもある。そして、５Ｔ２千Ｔ、？ ≧Ｔ１となっ
ており、デユーティ信号りをインバータ４４を通した信
号とＴ、？ 信号とは、Ｎ−ＡＮＤゲート４５に入力さ
れている。
又、負荷電流ｉａ（第１図の電流検出器１２で（３）
検出される）に応じた信号が比較器４６に人力されて、
おり、この比較器４６の出力とマルチバイブレーク４１
の出力及び、ＮＡＮＤゲート４５の出力が、ＡＮＤゲー
ト４７に人力されている。このＡＮＤゲート４７の出力
と、マルチバイブレーク４０．４２の出力とが、ＯＲゲ
ート４８に入力されており、その出力が、ＯＮパルス発
生器４９に入力されている。
おり、この比較器４６の出力とマルチバイブレーク４１
の出力及び、ＮＡＮＤゲート４５の出力が、ＡＮＤゲー
ト４７に人力されている。このＡＮＤゲート４７の出力
と、マルチバイブレーク４０．４２の出力とが、ＯＲゲ
ート４８に入力されており、その出力が、ＯＮパルス発
生器４９に入力されている。
なお、４４ａはインバータである。又、マルチバイブレ
ータ４２の出力は、ＯＦＦパルス発生器５０に入力され
ている。なお、ＯＮパルスとＯＦＦパルスは周知の如く
チーツバ１３内のゲートに入力される。
ータ４２の出力は、ＯＦＦパルス発生器５０に入力され
ている。なお、ＯＮパルスとＯＦＦパルスは周知の如く
チーツバ１３内のゲートに入力される。
第２図は直流他動電動機１４の電機子電流ｉａを制御す
る場合の電流波形を示すもので横軸に時間ｔをとってい
る。主サイリスタ２がＯＮの時には、１０１のように立
上がり、ＯＦＦの時には１０２のように低下する。尚、
この図では簡単の丈 ため抵抗骨を無視して・ある。
る場合の電流波形を示すもので横軸に時間ｔをとってい
る。主サイリスタ２がＯＮの時には、１０１のように立
上がり、ＯＦＦの時には１０２のように低下する。尚、
この図では簡単の丈 ため抵抗骨を無視して・ある。
第３図は電機子電流ｉａが連続する境界領域で（４）
の電流波形を拡大して示したもので横軸に時間ｔをとっ
ている。この図で２０１は主サイリスタ２がＯＦＦ時の
電流（ダイオード６のフライホイール電流）波形であり
、又、２０２．２０３は主サイリスタ２がＯＮ時の電流
波形である。又、ハツチング部はフリーホイールダイオ
ード６のフライホイール電流が０になってからダイオー
ド６が逆回復するまでの間（つまりダイオード６が過液
的に短絡状態にあるとき）に電機子９の発電作用（誘起
起電力）によって流れる電流であり最大値をｉＨで示す
。
ている。この図で２０１は主サイリスタ２がＯＦＦ時の
電流（ダイオード６のフライホイール電流）波形であり
、又、２０２．２０３は主サイリスタ２がＯＮ時の電流
波形である。又、ハツチング部はフリーホイールダイオ
ード６のフライホイール電流が０になってからダイオー
ド６が逆回復するまでの間（つまりダイオード６が過液
的に短絡状態にあるとき）に電機子９の発電作用（誘起
起電力）によって流れる電流であり最大値をｉＨで示す
。
今時側ｔｏ で、主サイリスタ２のゲートにＯＮパル
スを印加した場合、確実に主サイリスタ２をＯＮするた
めに必要なトリガ入力のパルス幅はＴ。
スを印加した場合、確実に主サイリスタ２をＯＮするた
めに必要なトリガ入力のパルス幅はＴ。
となるのに対し、時刻１． で主サイリスタ２にＯＮ
パルスを印加して確実にＯＮさせるためには前述のＴｏ
に対して非常に大きなパルス幅Ｔ１ のトリガ入力
が必要となる。そこで、この実施例に於ては、比較器４
６の出力が“１′の期間、つまり負荷電流ｉａがう３フ
チ１１ｍ１Ｌを越える迄の期間、（５） ＯＮパルスを主サイリスタ２のゲートに印加し続ける事
により、確実に主サイリスタ２を、ＯＮにしている。勿
論この場合、第３図より判明するようにＯＮパルスは最
短でＴｏ、最長でＴ１ のｍｔ−もつ。
パルスを印加して確実にＯＮさせるためには前述のＴｏ
に対して非常に大きなパルス幅Ｔ１ のトリガ入力
が必要となる。そこで、この実施例に於ては、比較器４
６の出力が“１′の期間、つまり負荷電流ｉａがう３フ
チ１１ｍ１Ｌを越える迄の期間、（５） ＯＮパルスを主サイリスタ２のゲートに印加し続ける事
により、確実に主サイリスタ２を、ＯＮにしている。勿
論この場合、第３図より判明するようにＯＮパルスは最
短でＴｏ、最長でＴ１ のｍｔ−もつ。
このように、上記実施例に於ては、チーツバをＯＮする
時の主サイリスタ２の負荷電流の状態に応じて、確実に
主サイリスタ２をＯＮさせ得る最小のパルス幅を、比較
器４６によって、簡単に決定する事ができる。
時の主サイリスタ２の負荷電流の状態に応じて、確実に
主サイリスタ２をＯＮさせ得る最小のパルス幅を、比較
器４６によって、簡単に決定する事ができる。
なお、サイリスタ２にトリガ入力として加えるパルス幅
は省エネルギおよび発熱の点から極力短い方が望ましい
のである。又、マルチバイブレータ４３の出力信号幅は
Ｔ３ であり、かつ、前述したようにＴ、＋’ｒ３
≧Ｔ、 （Ｔ、はＯＦＦパルス幅）としであるから
ＯＦＦパルスが出力される時刻ｔａ（図示せず）におい
てもなおＯＮパルスが延長されているような場合はマル
チバイブレータ４３とＮＡＮＤゲート４５とによって、
時刻Ｌｊ”Ｔ２以後であって次のサイリスタチーツバＯ
Ｎ開始時（６） 迄、ＯＮパルスを禁止することができる。
は省エネルギおよび発熱の点から極力短い方が望ましい
のである。又、マルチバイブレータ４３の出力信号幅は
Ｔ３ であり、かつ、前述したようにＴ、＋’ｒ３
≧Ｔ、 （Ｔ、はＯＦＦパルス幅）としであるから
ＯＦＦパルスが出力される時刻ｔａ（図示せず）におい
てもなおＯＮパルスが延長されているような場合はマル
チバイブレータ４３とＮＡＮＤゲート４５とによって、
時刻Ｌｊ”Ｔ２以後であって次のサイリスタチーツバＯ
Ｎ開始時（６） 迄、ＯＮパルスを禁止することができる。
以下詳しく第５図の波形図を用いて説明する。
第５図（ａ）はデユーティ指令信号りであり、この正の
エツジトリガにてマルチバイブレータ４０．４’１がト
リガされ第５図（ｂｌに示すように最小パルス幅Ｔｏ
と最大パルス幅Ｔ１の信号が発生する。
エツジトリガにてマルチバイブレータ４０．４’１がト
リガされ第５図（ｂｌに示すように最小パルス幅Ｔｏ
と最大パルス幅Ｔ１の信号が発生する。
第５図（Ｃ１はパルスはばＴ２の信号すなわちＯＦＦパ
ルス発生器５０の出力信号である。このパルス幅Ｔ２
の信号はデユーティ指令信号りが“１″から“０”にな
るとインバータ４４の出力が“０”から “１″になる
ためマルチバイブレータ４２がトリガされて発生するも
のである。
ルス発生器５０の出力信号である。このパルス幅Ｔ２
の信号はデユーティ指令信号りが“１″から“０”にな
るとインバータ４４の出力が“０”から “１″になる
ためマルチバイブレータ４２がトリガされて発生するも
のである。
第５図（ｄｌは比較器４６の出力信号であり負荷電流ｉ
ａがサイリスタ２のラッチ電流ｌしを越える時ｔ１
に“１″から“０”になる。そして、この時に、ＡＮＤ
ゲート４７の出力も“１″から１０′になりＯＮパルス
も“１″から“θ″状態なる。
ａがサイリスタ２のラッチ電流ｌしを越える時ｔ１
に“１″から“０”になる。そして、この時に、ＡＮＤ
ゲート４７の出力も“１″から１０′になりＯＮパルス
も“１″から“θ″状態なる。
なお、ＴｏＮはＯＮパルスのイソレス幅である。
次に、サイリスタチロツバのデエーテイ比が小さい領域
つまり、電動器１４に印加するチーツピ（７） ング電圧の実効値が小さい領域について第６図を用い説
明する。この場合はＯＦＦパルスが出力される時刻ｔ３
においても、なおＯＮパルスが延長されている場合
が発生し、このとき後述のｔ４が第６図（ｂ）の範囲内
の時点で発生すると転流失敗することがあるので、この
回路では時刻ｔ３＋Ｔｚ以後であって次のチロツバＯＮ
時までＯＮパルスを禁止している。
つまり、電動器１４に印加するチーツピ（７） ング電圧の実効値が小さい領域について第６図を用い説
明する。この場合はＯＦＦパルスが出力される時刻ｔ３
においても、なおＯＮパルスが延長されている場合
が発生し、このとき後述のｔ４が第６図（ｂ）の範囲内
の時点で発生すると転流失敗することがあるので、この
回路では時刻ｔ３＋Ｔｚ以後であって次のチロツバＯＮ
時までＯＮパルスを禁止している。
すなわち、第６図（ａｌはデユーティ指令信号りであり
、ｔ３がＯＦＦパルスが出力される。時刻である。又、
第６図（ｂ）はパルス幅Ｔ＋ のマルチバイブレーク
４１の出力であり、ｔ４ はｉ ａ ＝ １シ にな
る点である。第６図（Ｃ１はパルス幅Ｔｚの信号であり
ＯＦＦパルスと同じである。
、ｔ３がＯＦＦパルスが出力される。時刻である。又、
第６図（ｂ）はパルス幅Ｔ＋ のマルチバイブレーク
４１の出力であり、ｔ４ はｉ ａ ＝ １シ にな
る点である。第６図（Ｃ１はパルス幅Ｔｚの信号であり
ＯＦＦパルスと同じである。
第６図（ｄｌはＴｚ がｌ″から“０″になったときに
トリガされるマルチバイブレータ４３の出力となるパル
ス幅Ｔ３ の信号である。
トリガされるマルチバイブレータ４３の出力となるパル
ス幅Ｔ３ の信号である。
そして、上記の場合ＡＩＤゲート４７とＯＲゲート４８
の作用によってＯＲゲート４８の出力波形（ＯＮパルス
の波形に同じ）は第６図＋ｅ）のように（８） なり斜線の部分が欠けたパルスになる。つまりｔ、３＋
Ｔ２以後の時刻であって次のチロツバＯＮ開始時までＯ
Ｎパルスか出るのが禁止されるのである。これによって
ＯＦＦパルスが出た後までＯＮパルスが続行されている
ことがないので、 ｔ４がたまたま第６図の範囲内にき
たときのチＩ＋／パの転流失敗が防止できる。
の作用によってＯＲゲート４８の出力波形（ＯＮパルス
の波形に同じ）は第６図＋ｅ）のように（８） なり斜線の部分が欠けたパルスになる。つまりｔ、３＋
Ｔ２以後の時刻であって次のチロツバＯＮ開始時までＯ
Ｎパルスか出るのが禁止されるのである。これによって
ＯＦＦパルスが出た後までＯＮパルスが続行されている
ことがないので、 ｔ４がたまたま第６図の範囲内にき
たときのチＩ＋／パの転流失敗が防止できる。
なお、第４図の論理回路は種々の変形例が可能であり、
誤動作防止対策も種々の変形が可能であって本発明の要
部ではない。
誤動作防止対策も種々の変形が可能であって本発明の要
部ではない。
以上述べたように本発明においては、主サイリスクの負
荷電流が、自身のラッチ電流を越えた事を検出する迄、
主サイリスタへのＯＮパルスを与え続けることによりＯ
Ｎパルスの幅を制御したから、最も短かい幅のＯＮパル
スを使用して確実に主サイリスタをＯＮすることができ
、サイリスクのゲートの電力ロスを最小にしながら、指
令に応じた正確なチロッピング作動が確保できるという
効果がある。
荷電流が、自身のラッチ電流を越えた事を検出する迄、
主サイリスタへのＯＮパルスを与え続けることによりＯ
Ｎパルスの幅を制御したから、最も短かい幅のＯＮパル
スを使用して確実に主サイリスタをＯＮすることができ
、サイリスクのゲートの電力ロスを最小にしながら、指
令に応じた正確なチロッピング作動が確保できるという
効果がある。
（９）
第１図は本発明方法の一実施例を使用した電気車制御装
置の主電気回路図、第２図および第３図は第１図図示回
路の作動特性を示す各部電流波形図、第４図は第１図図
示のサイリスタチロツバにＯＮパルスとＯＦＦパルスを
提供する制御回路のブロック図、第５図と第６図は第４
図図示回路の作動を説明する波形図である。 ９・・・逆起電力誘導負荷となる直流電動機、１３・・
・サイリスタチロツバ、２・・・主サイリスタ、４９・
・・ＯＮパルス発生１ｔ、５０・・・ＯＦＦパルス発生
器、Ｄ・・・デユーティ指令信号、４０，４１．４２．
４３・・・マルチバイブレータ、４６・・・比較器。 代理人弁理士 岡 部 隆 （１０） 第 １ 図 第２図 第４図
置の主電気回路図、第２図および第３図は第１図図示回
路の作動特性を示す各部電流波形図、第４図は第１図図
示のサイリスタチロツバにＯＮパルスとＯＦＦパルスを
提供する制御回路のブロック図、第５図と第６図は第４
図図示回路の作動を説明する波形図である。 ９・・・逆起電力誘導負荷となる直流電動機、１３・・
・サイリスタチロツバ、２・・・主サイリスタ、４９・
・・ＯＮパルス発生１ｔ、５０・・・ＯＦＦパルス発生
器、Ｄ・・・デユーティ指令信号、４０，４１．４２．
４３・・・マルチバイブレータ、４６・・・比較器。 代理人弁理士 岡 部 隆 （１０） 第 １ 図 第２図 第４図
Claims (1)
- 逆起電力誘導負荷を駆動するサイリスクチーツバに於て
、主サイリスクの負荷電流が、該主サイリスタのラッチ
電流を越えた事を検出する迄、前記主サイリスタへのト
リガ信号となるＯＮパルスを与え続けるようにトリガパ
ルス幅を可変にすることを特徴とするサイリスクチロツ
バの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9337682A JPS58212364A (ja) | 1982-05-31 | 1982-05-31 | サイリスタチヨツパの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9337682A JPS58212364A (ja) | 1982-05-31 | 1982-05-31 | サイリスタチヨツパの制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58212364A true JPS58212364A (ja) | 1983-12-10 |
Family
ID=14080579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9337682A Pending JPS58212364A (ja) | 1982-05-31 | 1982-05-31 | サイリスタチヨツパの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58212364A (ja) |
-
1982
- 1982-05-31 JP JP9337682A patent/JPS58212364A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU589803B2 (en) | Alternating current motor control apparatus | |
| JP4265548B2 (ja) | 発電制御装置 | |
| EP0067716A1 (en) | Induction motor control system | |
| JPH08322106A (ja) | モータの制御方法 | |
| JP2002010694A (ja) | 界磁巻線型回転電機の制御装置 | |
| JPH0363313B2 (ja) | ||
| JPS58212364A (ja) | サイリスタチヨツパの制御方法 | |
| JPH1056782A (ja) | インバータ装置の駆動方法 | |
| JPS5815492A (ja) | パルス幅制御変換器の制御方法 | |
| JP3395427B2 (ja) | セルビウス制御装置 | |
| JPH0742234Y2 (ja) | インバータのコンデンサ放電制御回路 | |
| JPH088792B2 (ja) | 誘導電動機の制御装置 | |
| JPS5943840Y2 (ja) | インバ−タ | |
| Shah et al. | „„dc to dc drive chopper fed IGBT power circuit‟‟ | |
| JPS637191A (ja) | モ−タ駆動装置 | |
| JPS5999697U (ja) | 直流電動機の電流制御装置 | |
| JPS58141674A (ja) | チヨツパ制御装置の制御方法 | |
| JPS6055202U (ja) | 電気車輛の駆動装置 | |
| JPS58183098U (ja) | モ−タ制御装置 | |
| JPS58142624A (ja) | 位相制御回路 | |
| JPH10225104A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH05243947A (ja) | Ｇｔｏサイリスタゲート駆動回路 | |
| JPH0328918B2 (ja) | ||
| JPS5949790B2 (ja) | チヨツパ制御装置 | |
| JPS61157298A (ja) | パルスモ−タ駆動装置 |