JPS58212248A - エンコ−ドおよびデコ−ド装置および方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、磁気記録媒体（二用いられるのみならず光
学的記録配列または連続通信チャンネルに採用されるエ
ンコードおよびデコード方式に関す６゜　　　　　　　
　　　　　、１じ）：１データを格納するため：二磁気
記録媒体を採用したデータ処理システムにおいて、ＣＰ
Ｕ（中央演算処理装置）またはデータ処理回路のいずれ
かからのデータワードは、情報信号が記録媒体の上に置
かれた記録ヘッドに伝達される前にコード化ワードにエ
ンコードされる。２進数の１１”は一般に磁束の遷移で
記録され、２進数の”θ″は磁束の非遷移で記録される
ので、磁気記録媒体上の隣接位置における磁束の遷移を
生じさせる干渉を減少させるために、２進数″″１”と
″１＃の間の１０”の数を用定数にすることが通常要求
される。

曲刃、採用できる０″の数には制限がある。なぜならば
、一般に自己クロックシステムを持つことが好しいと考
えられており、”１″と１″との間に長い＠０”のつな
がりがあるとシステムはその自己クロック能力が損失ま
たは減少するからである。通常”０＃の最小値は１ｄ″
定数と称され”０”の最大値は１に″定数と称される。

固定したｄ、Ｋを有するコード配列は実行長限定コード
と称される。かか慝：゛コードは更にデータワードのビ
ット数が固定され、異なる長さであるか否かによって定
義される。実際に用いられるデータワードのビット数が
変化すると、このデータワードは可変長ワードと称され
る。かかるコードは、データワードのビット数が固定さ
れているか否か、すなわち異なる長さを有するか否か１
＝よって更に定義される。実際（二用いられるデータワ
ードのビット数が変化すると、このデータワードは可変
長ワードと称される。データワードのビット数が固定さ
れると、このデータワードは一固定長ワードと称される
。実行長限定コード）二可変長ワードを用いる所定の利
点が存在し、この発明の方式はこの結合に適用される。

磁束遷移干渉により生じる誤りを減少させる″０″の数
の高い最小値゛ｄ＃および良好な自己クロックを保証す
るための′″Ｏ”の数の低い最光値１に″を提供するた
めに考えられる槓々の°コード配列が存在する。可変長
ワードのかかる全てのコード配列は誤り伝送を生じやす
い。可変調ワードのための従来のコード配列（＝おいて
、コード化ビット誤り（例えば記録媒体上のビットの誤
り）は、デコード動作中の多くのデータビット誤りとし
て生じる。この発明１：係わるコードおよびそのコード
をエンコードおよびデコードするための回路は、容認で
きる最大″′０＃要素（Ｋ＝７）を採用するとともに容
認できる最低”０″要素（ｄ＝１）を採用する。加えて
、この発明に係わるシステムは、エンコードする各デー
タワードに対し、２進値のそれらが表わすデータワード
ピットと同一のものを残す所定のコードワードを有する
ことによっ゛Ｃエンコードおよびデコード動作を簡略化
する配列を採用する。この発明のシステムにおいて、デ
コードは簡略化され、ハードウェアによって実行される
コード配列は誤り伝送を減少させる。

この発明は、２／３レートコードを採用する。

データワードはその長さが例えば２ピツトまたは４ビツ
トというように可変であり、コードは実行長限定コード
（ｄ＝１　、　Ｋ＝７　）である。２／３レートコード
において、データワードの各２ビツトはコード化ワード
の３ビツトにエンコードされる。加えて、コード配列は
、４ピツトデータワードの第３および第４ビツトはそれ
ぞれコード化ワ−ドの第２および第６ビツトに現われる
のに対し、２ビツトデータワードの２ビツトはコード化
ワードの第２および第３ビツト（−現われる。回路は翻
訳回路に結合された２つのシフトレジスタを採用する。

エンコードモード（二おいて、７５１のシフトレジスタ
はコンピュータ（または他のソース）からデータビット
倍相を受入し、これらを翻訳回路に伝送する。翻訳回路
１−おいて、データ信号は順次翻訳されるが、それらが
＠２のシフトレジスタ１ニロードされるまでコード化ワ
ードとして有効ではない。翻訳［ｐ１路の出）月二、お
いて、その値は、第１のシフトレジスタへのデータワー
ドの各シフトにより変化Ｃる。データワードビット信号
が第１のシフトレジスタの予設定された位置（二連する
と、ｍｌのレジスタのＰ！ＩＦ定のビットの翻訳は第２
のレードビット信号は出力ライン（二・＋＋ｍ１次シフ
トされ、ロード動作に応答して変換される。このように
して２および４ビツトワードは３ビツトおよび６ビツト
のコード化ワードにそれぞれ翻訳すなわちエンコードさ
れる。

動作のデコードモードにおいて、磁気記録媒体からのビ
ット信号は第２のシフトレジスタにシフトされ、これら
の信号は翻訳回路に伝送される。

翻訳回路において、コード化信号は順次翻訳されるが、
そｎらが第１のシフトレジスタにロードされるまで、デ
ータワードとして有効ではない。コード化ワードビット
の翻訳は第２のシフトレジスタへのコード化ワードの各
シフトにより変化する。

コード化ワードビット信号が第２のレジスタの予設定さ
れた位置に達すると、第２のレジスタの所定のコード化
ワードピット信号の翻訳は、第１のレジスタのビット信
号とともにデコードデータワードとして第１のシフトレ
ジスタにロードされる。

第１のレジスタにロードされたデータワードビット信号
は出力ラインに順次シフトされ、ロード動°。

作（二応答して変換される。

以Ｆ、この発明の一実施例を表および添付図面を参照し
て詳細に説明する。

第１表に示される２／３レートコードはこの発明で採用
される。

第　１　表 第１表において、′データワードピット”と記載された
右欄はデータワードとしてのビットの組を示している。

この例では、コンピュータシステムはＡＳＣＩ　Ｉコー
ド（情報交換用米国標準コードを用いており、文字”Ｙ
”は“１０１１００１０”で示される。これはこの発明
のシステムで採用される典形的なデータワードの系列で
ある。

”コード化ワードピット”と記載された右欄は、２／３
レートコードによるデータワードビットのエンコードを
示している。コード化ワードピットは磁気記録媒体に伝
送され、“１″は遷移、”０″は非遷移で磁気記録媒体
上に記録される。文字”Ｘ−が示される５−ド化ワード
ピット”　の欄において、小さな″Ｘ＃は、面のコード
化ワードブロックの最後のビットによって１１”またＯ
”になるビットを示している。小さな”Ｘ＃は前のビッ
トの補数となる。“データワードビット”欄の２ビツト
のワードの第１および第２のビットは、３ビツトコード
化ワードの第２および第３のビットと同じであることに
注目すべきである。これはデコードな比較的簡略化する
。同様に、左欄の４ビツトデータワードの第３および第
４ビツトは、鳴コード化ワードビット′ａ欄のコード化
ワードの第２および第６ビツトと同じである。要するに
、デコードの間左のほとんどのビットは無視され、シス
テムはデータワードな構成するビットとコード化ワード
を構成するビットとが同じとなるビットが容易に採用さ
れる。

第１図（＝は、この発明のシステムで用いられる制御お
よびクロツク１Ｎ号の波形およびタイミング関係が示さ
れる。マスタークロック信号はフェースロックループ電
圧制御発振器から発生され、このマスタークロック信号
は第１図でｇ″ｖｃｏ”で示される。ｖＣＯ偏号偏形波
形数の乗算および除算回路に伝送され、第１図（＝示す
クロック信号を発生する。第１図１−示される波形すな
わちクロック信号を発生ずる［Ｕ路は積々の形をとるこ
とができ、クロック信号の発生は多く’ｍ’ｒｔａ知の
方法：二より達成することができる。クロック信号の発
生すなわらクロック信号を発生する回路はこの発明に関
係ないので、適正な動作のため（二存在する波形のみを
扱う。

このシステムは、エンコードモードにおいて、■ＣＯ信
号からのクロックＡ信号の発生およびデータソースから
エンコードネットワークへのデータの同期を制御するた
めのコンピュータすなわちデータワードソースへのクロ
ックＡ信号の伝送によって動作する。デコードモードに
おいて、このシステムは記録媒体から受入した前置パタ
ーン１００１００１００等によって、フェースロックル
ープｌ＠に同期して動作する。前置パターンはワードの
境界を明らかにするために用いられ、クロック信号はシ
フトレジスタにおいてシフトおよびロードを適正な時間
１′：、生じさせる。クロックＡ信号はＶＣＯ信号の３
周期と等しい周期を有し、クロックＢ信号は■ＣＯ信号
の２周期と等しい周期を有することに注目すべきである
。この実施例（＝おいて、−ン・−ドＷ′１よびデ・−
ド回路として採用されるシフトレジスタはモトローラ社
製の１０１４１集積回路形シフトレジスタとして設計さ
れたものおよび他の乗積回路製品である。これらのシフ
トレジスタは信号をシフトする機能を有し、また信号を
パラレルにロードする機能を有する。

シフトレジスタにおいて、クロックＡおよびクロックＢ
信号とともに第２図に示されるロード波形を受入する回
路が内部に設けられている。デコード動作の間に、ｐ−
ド波形がレジスタ５１１１ユ伝送され、このロード波形
がハイレベルであると、この波形はクロックＡ１１ｔ−
号の前縁でレジスタ５１１）ニロードされる。こ几はロ
ード行程５１２で表わされる。シフト行程５１４はロー
ド信号がローレベルのときに生じ、クロックＡｌｌ！号
の前縁はハイレベルになる。エンコード動作において、
ロード波形はレジスタ５１１で使用されず、クロック八
信号はシフト行程５１６で示されるシフト行程の制御信
号となる。デコード動作の間、ロード波形はレジスタ５
１３で使用されず、クロックＢ信号は、クロックＢ信号
の前線が一定的となる各時間におけるシフトの制御信号
となる。これらのシフト工程はシフト工程５１８および
それに続く工程で示される。他方、エンコード動作の間
、レジスタ５１３は使用されるロード波形を有し、ロー
ド波形がハイレベルであり、クロックＢ信号の前縁がハ
イレベルになると、ロード工程５１０によって示される
ロードが実行される。第２〜４表に示される流れ図にお
いて、第１図に示される工程は説明を簡略化するために
ロード、シフトと示されるＯ 第２図にはこの発明に係わるエンコード論理回路が示さ
れる。第２因において、前述したシフトレジスタ５１１
が示され、このシフトレジスタは信号をシフトする機能
を有するととも（ニロード信号（二応答してパラレルに
信号をロードする機能を有する。同様（二、この実施例
において、シフトレジスタ５１３はライン５４９から供
給されたクロックパルスに応答して信号を左に順次シフ
トするシフトレジスタであり、同時にロード信号に応答
してパラレルに信号をロードする機能を有する。

この記載は左へのシフト信号を示すが、これは図示の便
宜上のためであって、適当な転送回路が与えられればビ
ットを右ヘシフトすることができることを理解すべきで
ある。

まずエンコード動作を考える。＠２表にはシフトレジス
タ５１１および５１３の各ステージの状態が示される。

／ 第２表 （２０） ／／− 一一一′ 一一一一−−−−−−− 一一一一−−− １、／ このシステムはコンピュータのＣＰＵからの前置パター
ンを処理する。この前置パターンは２ビツトワードとし
て扱うべき１０”の連続からなりこの２ビツトワードの
俵に同期パターンまたは給料支払い薄等の情報な７トす
非前置パターンが続く。

第４図（二は１データワードビツト“およびこの１デー
タワードピツト”を２／３レートコードによりコード化
した１コード化ワードピツト”が示される。前置パター
ンがコンピュータから伝送されると　＠　Ｑ　ＩＩの連
続が生じ、この１０″はｗＪ２図に示されるライン５１
５（二伝送される。ライン５１７から伝送されたクロッ
クＡパルスはビット信号をまずＤステージにシフトし、
次（二人ステージ、それからＢステージ、最後（二人ス
テージ（ニシフトする。Ｂ、ＣＪよびＤステージからの
出力信号は、インバータ５３２．５３４および５３６を
通すことにより反転されてライン５２９，５３３および
５３７）二出力されることをｉ解すべきである。またア
ントゲ−）５１９から５２５は全ての入力信号が１“の
とき偏＋ｊ″″１“を出力し、オアゲート５２６．５２
８および５３０は入力信号のいずれかがｍｘｌｌである
と出力信号が１１＃となることを理解すべきである。レ
ジスタ５１１のステージＡ、Ｂ、ＣおよびＤの２進値が
わかり、レジスタ５１３のＸおよびＸステージの２進数
がわかると、レジスタ５１１および５１３の出力は第２
図の＊ｔｉｉｉ回路を通り、ラインＸ↓ＨＹ＝　ｇ　ｌ
＝εよびＷＱに生じる各ステージの伝送２進ピツトが例
であるかが決定されるととも１ニレジスタ５１３のエン
コードされたビットが何であるかが決定される。

今、ステージＡｅ　Ｂ　ｇよびＣの信号が“０”である
とする。ライン５２７には″０＃が生じ、この１０″′
はゲート５２１，５２２および５２５（＝供給され、こ
れらのゲートから“１″出力信号が生じないようにする
。したがって、ＹｂＪｓよびＷ↓は１０″となる。更叫
、Ｃステージの”Ｏ”は、５゜ ライン５３１を介して“′ゲート５１９，５２３゜５２
４８よび５２５に伝送され、これらのゲートから゛ｌ″
信号出力が生じるのを禁止する。ゲー）５２３詔よびゲ
ート５２４は＠１”を出力しないので、ラインｚＬには
″０“出力が生じる。ゲート５２０に対する入力は２イ
ンＸｂの信号状態を決定する。Ｂステージの＠０１はイ
ンバータ５３２で反転されてライン５２９（−１１１信
号を供給し、この信号はゲート５２０に加えられる。

ゲー）５２０に対する残りの２つの入力のうち１つには
Ｘステージの反転出力がライン５４１を介してカロえら
れる。ｗ、２表（＝示される時間ｔ、ｌ二おいて、Ｘス
テージは＠０”であるので、ライン５４１の信号は１１
”で／）す、この信号がアンドゲート５２０）ニカｌえ
られる。アンドゲート５２０に対する最後の入ノ月１は
Ｙステージの反転信号がライン５３９を介して力１１え
られる。もしＹステージの信号が＠０”で、６るとする
と、ゲート５２０に伝送されるライン５３９の信号はｌ
＃となり、アンドゲート５２０はアンド県件を満足する
。アンドゲート５２０は１１＃出力をオアゲート５２６
を介してラインｘＬｔ＝供給４−る。したがって時間ｔ
ｔにおいてラインＸＬ　、ＹＬ、　ｚＬおよびＷ↓の状
態は”１０００”になる。ここでロード信号が発生する
とこの２進値はレジスタ５１３にパラレルにロードされ
る。この状態は時間ｔ！で第２表６＝示さｎる。

ｍ２衣にしたがうと、時間１．においてこのシステムは
コンピュータからの前置パターン（？Ａｌｄの′０”か
ら構成される）が加えられて８つ、前１１パターンの王
な目的は前置パターン＠１００１００１００”等を形成
することにある。記録媒体からのこの前置パターンは前
述したよう：ニワードの境界を明らかにするために用い
られる。ある与えられた時間（二おいて、前置パターン
からの＠θ″がレジスタ５１１にロードされ、第４図（
１ｋ）に示す”データワードビット”のデータＤＩ　　
（”θ′）がレジスタ５１１のＤステージにロードされ
たとする。同時に’１０００’が翻訳回路からレジスタ
５１３にロードされる。ここで翻訳回路はレジスタ５１
１の前の″０”の組をデコードしＣいる。

クロックＢ信号（二応答して、レジスタ５１３の情報は
シフトされ、時間ｔ３ζ二みられるようにレジスタ５１
３（二全て１０２が与えられる。続いて、クロック入信
号（二応答し、レジスタ５１１の情報はシフトされ、デ
ータＤｓ（’０’）はＣステージ位置１二、データ１）
３（“０”）はＤステージ位ｒｉＩＬに移される。その
後、クロックＢ信号（二応答し、レジスタ５１３の情報
はシフトされ、時間１．で示されるパターンとなる。そ
の後、時間ｔ、ｌ二おいて、クロックＢ信号およびロー
ド波形がハイレベルであることＣ二応答し、ロートイに
号がレジスタ５１３で発生する。ロード信号に応答し、
時間ｔ４で示される伝送されたレジスタ５１１の＠０″
はレジスタ５１３１ニロードされる。この状態は第２表
の時間ｔ・におけるレジスタ５１３によって示される。

同時（二、レジスタ５１１は情報の他のシフトを行い、
データＤｒ　（″０″）はＢステージＣニデータＤ、（
＠　０”）はＣステージに、データＤＩ　（″Ｏ”）は
Ｄステージ（二移される。ビット信号がＸステージにあ
るとき磁気記録媒体への伝送が口Ｔ　６１　になり、時
間ｔ、ｌ二おいて、レジスタ５１３は、前述した前置パ
ターンである１００を記録り体に伝送することシー注目
すべきである。

時間ｔ６において、レジスタ５１１のデータビット（時
間ｔマに示さイする）とともにレジスタ５１３のＸおよ
びＸステージのピッ）　（時１ｉＪｌ　ｔ　ａにボされ
る）はレジスタ５１３（二示される２進値を供給するた
めに翻訳される。システムの動作は時間ｔ、まで繰り返
えされ、ビット１００の第２の組は磁気記録媒体に伝送
される。システムは第２表にポされるように前述の動作
な史（二２Ｎ繰り返し、第３二３よび第４のピッ）１０
０の組な磁気記録媒体（二伝送する。第２表に８いて、
コード化ワード１００は第４図（ｂ）に示されるコード
化ワードＣＩでありレジスタ５１３からシリアルに出力
されるステージＸの同着となること４二注目すべきであ
る。同様に、コード化ワード１００は第４因（ｂ）（二
示されるコード化ワードＣ３であり、Ｘステージの内容
で示される。

レジ７２５□□ｄし、□ゎ、６　＠、］＊／＜　ｐ　−
７／！Ｊ、らの出発点は時間ｔ、に現われる。”データ
ワードビット”のデータＬ）６で識別される“０”は時
間ｔ、ｌ二おいてＤステージに四−ドされる。時間ｔｌ
ｌにおいて、′データワードピット”列のデータＤ、で
識別される″１”ビットはレジスタ５１１（７）Ｄステ
ージＣ−ロードされる。その時（二おいて、データＤ＠
で識別される″０″はＣステージにシフトされる。時間
ｔｔｓｌ＝おいて、１データワードピツト”列のデータ
１）、で識別されるビット″″１＃はＤステージにシフ
トされ、データＤ、で識別されるビット′″１”はＣス
テージ１ニシフトされ、データＤ、で識別されるビット
＠０＃はＢステージにシフトされる。時間ｔｔｓ　ｌ二
導いて、時間ｔｌｌの直前におけるレジスタ５１３のＸ
およびＹビットとともに時間ｔ１．１″−招けるレジス
タ５１１からのビットは翻訳されレジスタ５１３１ニロ
ードされる。第２図の回路を参照すると時間ｔ□（二お
けるレジスタ５１１および５１３の翻訳を理解すること
ができる。時間ｔ　、、ｌ二おいて、レジスタ５１１の
Ｂステージは″Ｏ”であり、この信ｇ″″０”はゲート
５２１，５２２および５２５１＝加えられるので、ライ
ンＹ↓およびＷＡ（二は信号″″０＃が供給される。Ｃ
ステージが１１”ビットであると、この１１”信号はゲ
ート５１９，５２３，５２４および５２５Ｎ−供給され
る。アンドゲート５２３に対する他の入力にはＢステー
ジの反転出力が加えられ、この反転出力は″１′である
ので、ゲート５２３は条件を満足し、出力信号１１″を
オアゲート５３０を介してライン２↓（二供給ｒる。ラ
イン５２９のＢステージからの反転出力は出力信号１１
”をゲー）５２０１＝加える。ゲート５２０に対する残
りの２つの入力信号のうち１つにはＸステージの反転、
出力が加えられる。ここで時間ｔ１４におけるステージ
Ｘの信号は”０＃である。したがって、ライン７４１の
信ｇ″″ｌ”は第２の信号１１＃とじてゲート５２０Ｉ
＝加えられる。ゲート５２０に対する最後の入力信号は
ステージＹの反転出力が加えられる。ここで時間ｔ、４
におけるステージＹの状態は″０”である。したがって
ライン５３９の信−＠″″１＃は第３の入力信号″１＃
とじてゲート５２０に供給される。これ（−よってゲー
ト５２０は出力１１′ｍをオアゲート５２６を介してラ
インＸＬに供給する。したがってラインＸＬｅ’Ｄｅ２
ＡＪｒ３よびＷＬの状態は１０１０となり、これは時間
を目においてレジスタ５１３：ユロードされるコード化
ワードである。レジスタ５１３は時間ｔ１．までシフト
され、コードＣ１で識別されるエンコードワード１０１
は磁気記録媒体に送出される。時間を目に聯いて、デー
タＤ、で識別されるビット″１”がレジスタ５１１のＤ
ステージにロードされたことに江目ｒべきである。デー
タＤＩで識別されるビット１１″は４ビツトデータワー
ドの最初のビットであり、この４ビツトデータワードは
６ビツト１ニコード化される。時間ｔｔａ（−おいて、
データＤ、で識別されるビット″１”はＢステージ、デ
ータ１〕、で識別される＠１”はＣステージにあり、デ
ータＤＩ０で識別されるビット“１＃はＤステージにあ
る。時間ｔ　ｔｙ　を二おけるＸおよびＹビットの状態
ととも１ニレジスタ５１１の状態は翻訳され、時間ｔｌ
ｌｌ二ｔＦｊるレジスタ５１３のロードビットとして供
給される。第２図を参照すると時間ｔｒｓｌ：示される
ようにシフトレジスタ５１３は”０１０１”がロードさ
れることが明らかとなる。時間を目においてＹステージ
は１０”であるのでＷステージ（ニビット“１”がロー
ドされ、これは絖み出された前の１＾°報がダブルワー
ドの前半でないことを示しＣいる。レジスタ５１３のビ
ットは時間１．・までシフトされ、ビット″１″はＹス
テージまで移動する。したがって、レジスタ５１１のビ
ット（時間ｔｔｅｌ；Ｌみられる）およびレジスタ５１
３のＸ８よびＹビット（時間ｔ８゜（二みられる）は翻
訳され、時間ｔ□においてレジスタ５１３Ｃニロードさ
れる。上目己ビット１１”は制御のために用いられる。

すなわち、ビット“１”がステージＹ（二あると、ライ
ン５３９に信号１０ｍを供給し、ロード時間の間、ゲー
ト５１９．５２０，５２１，５２２および５２５からレ
ジスタ５１３にビット″″ｌ”信号を供給することを禁
止する。上記ビット“１″は翻訳回路に１′、 制御信号を供給し、とれは翻訳回路がダブルワードの後
半にあることを示す。第１表のコード配列をみると、ス
テージＸ′Ｊ６よびＹ（１属する第４および第５ビツト
は０であり、時間ｔ、。においでステージＹのとット″
″１′はロード時間においてＸおよびＹステージを１０
＃にする。更に第１表のコード配夕１１を検討すると、
第６ビツトは１データワードビツト”の第４ビツトと同
一であり、第４ビツトはレジスタ５１１のＣステージの
自答となる。

しｋがって第２表からＣステージが１０”であると、″
０”は第２図のライン５３１に信号＠０”を供給し、ア
ンドゲート５２３および５２４を禁止し、ラインＺＡを
＠Ｏ”（ニする。他方４ビツトワードの第４ビツトを表
わすＣ位置；二“１”が存在すると、Ｃステージ（第２
図の回路参照）はライン５３１の信号″″Ｉ′″をアン
ドゲート５２４に加える。Ｙステージからの信号＠１”
は５２４の入力１：第２の１１１として加えられ、レジ
スタ５１３の２ステージ（二１１”を供給する。これに
より４ビツトデータワードの４ビツトはコード化ワード
の嬉６ビツト：二正確（二移される。

非前置データビットの残りのエンコード手順は前述した
記載にしたがって理解することができる。

コードＣ３で識別される非前置データビットは第２表（
二おいてステージＸにコードＣ１とじで表われ、“コー
ドワード列のコードＣ１１ＩＣ？およびＣａとして識別
される非前置ビットは第２表においてステージＸにコー
ドＣ＠ｅｃ’ｌおよびＣ，として表われる。ステージＸ
は最終ステージであり、情報がここまでシフトされると
予定されたものとして磁気記録媒体（二属らに伝送する
ことが可能となる。

デコード動作において、谷レジスタのいくつかのビット
信号はこのシステムが３ビツトコード化ワードまたは６
ピツトコード化ワードをデコードするための制御信号と
なる。特に、論理回路は３つのＩＩＯ”の検知にあり、
これはレジスタ５１３の最初の３つのステージ、例えば
Ｗ、ＺおよびＹステージのそれぞれ）二存在する３つの
°゛０＃である。３つのＩＩＯ”は谷６ビツトコード化
ワードの第３．第４および第５ピツト（二生じることは
第１表の６ビツトコード化ワードから明らかである。

この１路はロード時間の直前（ユレジスタ５１３がその
最初の３ステージ（二３つの″０”を有し、レジスタ５
１１のＢステージｉｎ”０’があり、６ビツトワードの
第３．４および５ビツトに３つの１０”が識別されると
動作する。コード化ワードが６ビツトコード化ワードと
識別されるとこのシステムの回路はレジスタ５１ＢのＸ
ステージのビット信号を格納するように設＄Ｌされる。

なぜならばこのビット信号はデコードされた６ビツトワ
ードの第２ビツトだからである。６ビツトワードがデコ
ードされると、第１表に示されるように、６ビツトコー
ド化ワードの第２ビツトはデコードされた４ビツトデー
タワードの第３ビツトとなる。ａつの識別の間、レジス
タ５１３のＸステージのビット信号はカード時間（二お
いてレジスタ５１１のＤステージシニ移すことによって
格納される。同時に、３つの１０″の識別に応答して、
この回路は２つの“１”をそれぞれレジスタ５１１のＡ
およ１１（ びＢステージにロードし、　＃４１ｆｆ・に４ビツトデ
ータワードにおいて示される最初の２つの″１”を供給
する。加えて、このシステムの回路は、次の翻訳時間に
おいて他の３つの′″０″が生じるとシステムは６ビツ
トワードの後半を連続して２回翻訳することをしない。

換言すれば、システムはワード境界の最初の３ビツトを
３ビツトコード化ワードとして僅う。３つの１０”の識
別がなさ７１．ると、ワード境界内の次の３ビツトは６
ビツトコード化ワードの後半として扱う。第２の３つの
“０＃の識別がなされると、システムは６ビツトコード
化ワードの後半の他の連続的デコードをしない。

この装置が後半を連続的にデコードすることを県止する
方法はＣステージに“１″をロードすることであり、翻
訳時間において、この１１″はＢステージにあり、この
”１”は最後Ｃ二翻訳された３ビツトがダブルワードの
後半であったことをシステムに知らせ、３つの３の識別
がなされていたとしても翻訳すべき次の３ビツトをコー
ド化ワードの最初の３ビツトとする。

（□゛ Ｄステージのピッ・ト信号は最初のシフトにおいてＣス
テージに移され、この後、ロードされた２つの１１″は
コンピュータに送られる。次の一一ド時間において、Ｃ
ステージのビット信−ｅ（これは６ビツトコード比ワー
ドの第２ビツト）はＡステージに移され（４ビツトデー
タワードの第３ビツトとなり）、Ｘステージのビット（
これは６ビツトコード化ワードの６ビツト）はＢステー
ジ１ユ移される。この動作は、６ビツトコード化ワード
の第２および第６ビツトが４ビツトデータワードの第３
および第４ビツト（二栖することを保証する。

上述した動作およびデコードｌ路は第３図、第５図、第
３表を参照することにより更に理解することができる。

Ｍ３図：二おいで、シフトレジスタ５１１および５１３
が示され、これらシフトレジスタはＭ２図に示したシフ
トレジスタと同体のものである。第３図（二おいて、損
気配録媒体からの情報をシフトレジスタ５１３に伝送す
る゛デコードデータ人力”ライン５９０が示される。こ
の情報は繭述したよう（二Ｂクロック偵ｇ：ユ応答して
シフトレジスタ１ニシフトされる◎ 第３表 ／／ 第３表にどいて、第２図および鮒２表：二関する議論シ
ニしたがってエンコードされに情報と同一のものが示さ
れ、史じエンフードされた情報がデコード動作の“央７
了に応答してＪ月次、すなわちデコードされた１データ
ワードビツト”θＳボされる。レジスタ５１１および５
１３の内容が第３表に示される。第３表に石いてシフト
レジスタ５１１１ニロードされている↑ｆｆｆｎとシフ
トレジスタ５１３にロードされている情報とがエンコー
ド動作の間比較される。

磁気記＠縄体から情報が取り出されると、前述したよう
に前置パターン１００１００１００が生じる。パターン
１００Ｓま時＋ｕ１’ｒｔｔ＝おけるシフトレジスタ５
１３に７１＜される。第３表（二８いてデコードされた
前１嵯パターンはデータｄ、およびｄ。

で示される。レジスタ５１３の悄帽ｋ　ａ　ｓで識別さ
れる１データワードビツト”にデコードする場合を考え
ると、時間Ｔ、Ｅ、１けるシフトレジスタ５１３の内容
が例であるかを調べなければならない。第３図な参照し
て、Ｘステージの０”は（１号″０＃をゲート５９４お
よびレジスタ５１１のＤステージに供給する。シフトレ
ジスタ５１３のステージＹ１ｍ＠１’があると、反転ラ
イン５９９に信号“０”が生じ、この信号１オゲート５
９６．５９７および５９８に供給される。Ｘステージに
′１′があると、ライン６０７の信ｇ″１”はオアゲー
ト６１２を介しｒＢＬラインに１ｄ号″］”を供給する
こと（＝注目すべきである。最ず表（ニアンドゲート５
９５の入力を考える。アンドゲート５９５の人力はレジ
スタ５１１（７）Ｂステージの非反転入力ラインから与
えられる。第３表（２示される時間Ｔ、におけるこのレ
ジスタを制べると、その内容は″０”である。したがっ
て、信号″″０”がゲート５９５に供給され、このゲー
トからラインＡ、に信号１１”が出力さｎることか禁止
、される。これによってラインＡＬ、ＢＬ、（ｊ＃３よ
びＤＬは、第３表に時間Ｔ６で示されるように信号１０
１００”をレジスタ５１１に供給する。時間Ｔ。

においでレジスタ５１１がシフトされると、′データワ
ードピット″″″０１”がコンピュータシステム（−伝
送される。

次Ｃニデータｄ４で識別される“データワードピットｍ
″１１１０”を供給する情報のデコードを考える。第３
表のロード時間Ｔ、。（＝おいて、　システム１才時間
Ｔ、に４６けるシフトレジスタ５１３のコード化ワード
ピットを考慮しなければならない。、＠３図の１９１路
をみると、１回路が時間Ｔ、における情報をどのように
してロード時間Ｔ１゜における１１ηに翻訳するかを１
重解ｒることができる。時間Ｔ９におけるシフトレジス
タ５１３において、′１０００”が存在する。Ｙステー
ジの″０”のために、ゲート５９７の入力が条件を満足
していなければ、ＢＬ大入力二１０″が生じる。Ｘステ
ージの１１′のために、ゲー）５９４（三信号＠１１が
供給され、ＤＬラインに信号″′１＃が生じる。Ｙステ
ージｌ：″Ｏ′が存在するために、反転ライン５９９（
三信号″１”が生じ、これはゲート５９６．５９７およ
び５９８（二人力偵讐１ビを供給する。ｚステージ（′
−″″０＃が存在するために、反転ライン６００に信号
”１＃が生じ、この信号は信号１１”をアンドゲート５
９６，５９７および５９８に供給する。ＷステージＣ二
１０＃が存在するために、反転ライン６０１に信号″１
”が生じ、この信号は入力信号６１″をゲー）　５９６
　、５９７および５９８に供給する。ゲート５９６，５
９７および５９８：二対する残りの入力信号はレジスタ
５１１のＢステージから与えられる。したがって、時間
Ｔ、ｌ二おけるレジスタ５１１のＢステージの状態を兄
なけｎばならない。第３表から、時間Ｔ。

におけるシフトレジスタ５１１のＢステージは１０”で
あり、これによっ′Ｃ１第３図の反転ライン６１４の出
力信号は信号“１”であり、この信号は４番目の入力信
号″１″として各ゲート５９６．５９７および５９８に
供給される。したがってゲート５９６．５９７および５
９８は条件な満足し、信号“ｌ”をラインＡＬ、　Ｂｂ
およびＣ＝−二供給する。既に、ＢＬラインには信号”
ｌ＃が存在１：１′１； することを示したの勿、レジスタ５１１は、第３表に時
間Ｔ、。（二おい−Ｃ示される値１１１１がロードされ
る。

上述した手法に従うと、コード化ワードは第３図の回路
（−よって適当（ユ翻訳され、ｄ４．ｄｌ　。

ｄ６およびｄ、で識別される１データワードの組が供給
される。

第４表および第６図ζ−おいて、デコード動作（二おけ
るレジスタ５１１および５１３の２進値の流ｍ４表 （４６） 第４表および第６図（二本されるデコード回路は第３表
および第５因（二本される１データワードビツト”のシ
リアル配列と同一であるが１データワードビツト”がエ
ンコードされたときのワードの組み合せが異なる”デー
タワードビット”をデコードするものである。換言すれ
ば、第６図の“データワードピッ）Ａ形”は第３表およ
び第５図に示される１データワードビツト”の構成と同
一である。また第６図１″−は１データワードピツトＢ
形”と称される１データワードビツト”列が示される。

１データワードビツトＢ形”は、′データワードピット
Ａ形１と２ビツトおよび４ビツトワードＣ二おいて異っ
た組み合せのワードからなる。′データワードビットＢ
形”は、第１５！！のコード配列にしたがってエンコー
ドされ、第６図で１エンコード化Ｂ形”で示されるコー
ド化ワードが供給される。

１エンコード化Ｂ形”で識別されるコード化ワードのデ
コードは第４表に示される。第３図の回路は前述したよ
うにレジスタ５１３のコード化ワードのデコードおよび
これらをレジスタ５１１にロードするために用いること
ｂｌできる。”エンコード化Ｂ形”に示し、シフトレジ
スタ５１３を通ってシフトされたコード化ワードがデコ
ードされ、レジスタ５１３から伝送されると、それらは
ステージＡの下において一連のデータビットを供給し、
この一連のデータは１データワードピツ）Ａ形”の−進
のデータと同一である。換言すれば、ステージＡの各ビ
ットは上述したようにしてコンピュータに伝送される。

したがって、ステージＡのビットを調べると、これらの
ビットは、第５図の“データワードビット”と同様に１
デ一タワードビツト人形＃および１データワードビツト
Ｂ形〃と同一の一連データとなっている。このシステム
（二おいて、ワードの１境界”を明らかにする２つの可
能な方法があり、このシステムのデコード回路はコード
化ワードをデコードし、エンコード動作の問いかにして
ワードの境界が明らかにされるかにかかわりなく同一の
一連のビットを供給する。

コンピュータはこの一連のビットを処理し、コンピュー
タ自体の目的のために有用な組み合せを行う。このシス
テムの１０１路は、本来、前置データおよび非前置デー
タ（ピット同期パターン、パラレルデータ等）の相違を
識別しないことをまた理解すべきである。コンピュータ
からのデータは前置データか非前置データか：二かかわ
らずエンコードされ、コード化ワードはそれらが前置デ
ータか非前置データかにかかわらずデコードされる。翻
訳回路はアンドゲートロジックを用いて第２図および第
３図１＝示されるが、リードオンリイメモリ（ＲＯＭ）
を用いることができ、これ：二よって入力信号は単にテ
ーブル配列の１査を活性化し適当な出力信号を供給する
よう：二すればよい。

３ビツトコード化ワードに対し、コード化ワードの第２
および第３ビツトは２ビツトデータワードの第１および
第２ビットと同一となるように、６ビツトコード化ワー
ドの第２および第６ビツトは４ビツトデータワードの第
３および第４ビツトと同一となるようにエンニー１ド卿
路はデータワード乞エンコードするためデコード囲路を
簡略化することができる。データワード形のピット配列
とコード化ワード形の所定ピットとの間には直接の関係
があるので、単一のエンコード誤りは、はとんどの場合
単一のデコード誤りと１より、従来のエンコード技術に
みられていた誤りの伝送が大幅に減少する。

【図面の簡単な説明】

第１図はこの発明（二かかわるシステムで用いられる制
御およびクロック信号の波形を示す図、第２図はエンコ
ード動作のために用いられる論１回路の概要図、第３図
はデコード動作のために用いられる論理回路の概要図、
第４図はエンコード動作におけるデータワードピットと
コード化ワードピットの関係を示す図、第５図はデコー
ド動作におけるデータコード化ワードピットとデータワ
ードピットの関係を示す図、第６図はデコード動作（二
おけるデータの境界配列を示す図である。 ５１１．５１３・・」：：ン）、シフトレジスタ、５１
９゜５２０．５２１，５２２，５２３，５２４，５２５
．５９４，５９５．５９６．５９７．５９８・・・アン
ドゲート、５２１ｉ、５２８，５３０，６１０゜６１２
・・・オアゲート、５３２，５３４．５３６・・・イン
バータ。 第１図

Claims (1)

1. 【特許請求の範囲】 （１）　　データワード信号を記憶媒体または通信チャ
   ンネルに用いるコード化ワード信号に変換することによ
   りエンコード動作を行う装置において、データワード信
   号を受入する入力手段と、前記入力手段に結合され、デ
   ータワードの第１および第２ビツトがそれぞれコード化
   ワードの第２８よび第３ピツトと同一となるように第１
   および第２ビツトで表わされるデータワード信号を第１
   ．第２および第３ビツトで表わされるコード化ワードに
   変換するために形成され、更にデータワ・−ドの第３お
   よび第４ピツトがそれぞれコード化ワードの第２および
   第６ビツトと同一となるように第１゜第２．第３および
   第４ビツトで表わされるデータワード信号を第１．第２
   ．第３．第４．第５および第６ビツトで表わされるコー
   ド化ワード信号に変換するために形成された変換回路手
   段と、前記変換回路手段に結合され、該変換回路手段か
   らのコード化ワード信号を受入し、このコード化ワード
   信号を前記記憶媒体または通信チャンネルに伝達する出
   力手段とを桟えたことを特徴とする装置。 （２）前記出力手段は入力信号を前記変換回路手段に供
   給し、前記データワード信号の変換を実行するために形
   成および結合されることを特徴とする特許請求の範囲第
   （１）項記載の装置。 （３）　　前記入力手段は少くとも３スデージを有する
   第１のシフトレジスタであり、前記変換回路手段は前記
   第１のシフトレジスタに入力されるデータワードのワー
   ド境界を信号入力側からみて第３および第２ステージの
   信号（二よって明らかにするように形成されることを特
   徴とする特許請求の範囲第（１）項記載の装置。 （４）　　前記出力手段は４ステージを有する第２のシ
   フトレジスタであり、前記変換回路手段は前記第１のシ
   フトレジスタの第３および第２ステージが４ビツトワー
   ドがエンコードされていることを示す保持ビット信月で
   あると、第１ビツト信号を第２のシフトレジスタの第１
   のステージに入れるように形成されたことを特徴とする
   特許請求の範囲第（１）項から第（３）墳までのいずれ
   かに記載の装置。 （５）前記変換１包路手段は前記第２のシフトレジスタ
   の第３ステージに第１ビツト信号があると、４ビツトワ
   ・−ドから６ビツトコード化ワードへのゑｉ換を実行す
   ることを特徴とする特許請求の範囲第（１）項から第（
   ４）項才でのいずれか１：記載の装置。 （６）前記入力手段はピット信号をシリアルＣ′″−シ
   フトするように形成され、ロード動作において前記変換
   回路手段からパラレル（ニピット信号を受入するように
   形成された第１のシフトレジスタであり、前記出力手段
   はビット信月をシリアルにシフトするように形成され、
   ロード動作（−おいて前記変換回路手段からパラレル（
   二ビット信号を受入す′〉１゜ るように形成された第２のシア１ドＩレジスタであり、
   前記変換（ロ）路手段は前記第１および第２のシフトレ
   ジスタとともにエンコード動作およびデコード動作を行
   うように形成されることを特徴とする特許請求の範囲第
   （１）項記載の装置。 （７）　　コード化ワード信号をデータ処理装置で用い
   られるデータワード信号に変換することによりデコード
   動作を行う方式において、コード化ワード信号を受入す
   る入力手段と、前記入力手段に結合され、コード化ワー
   ドの第２および第３ビツトがそれぞれデータワードの第
   １および第２ビツトと同一となるように第１．第２およ
   び第３ビツトで表わされるコード化ワード信号を第１お
   よび第２ビツトで表わされるデータワード信号に変換ｒ
   るために形成され、更にコード化ワードの第２および第
   ６ビツトがそれぞれデータワードの第３および第４ビツ
   トと同一となるように第１．第２゜第３．第４．第５お
   よび第６ビツトで表わされるコード化ワードを第１．第
   ２．第３および第４ビ゛′トで表わされるｆＦｆｉＶ−
   ド信号に変換す状めに形成された変換回路手段と、前記
   変換回路手段に結合され、該変換回路手段からのデータ
   ワード信号を受入し、このデータワードＭ号を前記デー
   タ処理装置に伝送する装置。 （８）前記出力手段は入力信号を前記変換回路手段に供
   給し、前記コード化ワード信号の変換を実行するために
   形成および結合されることを特徴とする特許請求の範囲
   第（７）項記載、の装置。 （９〕　　前記入力手段は４ステージを有する第１のシ
   フトレジスタであり、前記変換回路手段は前記第１のシ
   フトレジスタに入力されたコード化データワードのワー
   ド境界を前記第１のシフトレジスタの第３．第２および
   第１ステージの信号（＝よって明らかにするように形成
   されたことを特徴とする特許請求の範囲第７項記載の装
   置。 （１０）前記出力手段は少くとも３ステージを有する第
   ２のシフトレジスタであり、前記変換回路は前記第１の
   シフトレジスタの第１．第２および第３ステージがそれ
   ぞれ、第２ビツト信号を含むとき０１１　ｉｉ己Ｎｉｌ
   のシフトレジスタの第４ステージ；二桐するビット信号
   を前記第２のシフトレジスタの第１ステージに移すよう
   に形成されたことを特徴とする特許請求の範囲第（７）
   項から第（９）項までのいずれかに記載された装置。 （］１）前記変換回路手段は前記第２のシフトレジスタ
   の第３ステージに第１のビットが位置しているとき変換
   されるコード化ワードが６ビツトコード化ワードである
   と識別するように形成されたことを特徴とする特許請求
   の範囲第（７）項から第（１（１）項までに記載の装置
   。 （１２）　’＋Ｍ気回路を用い、２および４ビツトの種
   々の長さを有することを特徴とするデータワード信号を
   それぞれ３または６ビツトの長さを有するコード化ワー
   ド信号に変換する方法であって、ａ）第１の信号シフト
   手段にデータワード信号を受入する工程、 ｂ）前記データワード信号を少くとも第１′ｊ６よび第
   ２の時間、前記第１の信号シフト手段（二おいてシフト
   する工程、 Ｃ）前記データワード信号を前記第１の信号シフト手段
   から信号変換手段に伝送する工程、ｄ）前記第１の信号
   シフト手段からの前記データワードをコード化ワードピ
   ット信号（二変換し、これにより２ビツトデータワード
   の第１および第２ビツトはそれぞれ３ビットコード化ワ
   ードの第２ビツトおよび第３ビツトと同一の２進値を有
   し、データワードの第３ビットおよび第４ビツトはそれ
   ぞれ６ビツトコード化ワードの第２および第６ビツトと
   同一の２進値な有する工程、 ｅ）コード化ワード信号を前記信号変換手段から第２の
   信号シフト手段（二伝送する工程、ｆ）前記信号変換手
   段からのコード化ワード信号をシフトし、コード化ワー
   ド信号の一連の組を供給する工程 とを帆える方法。