RU2215369C1 - Способ кодирования цифровых сигналов - Google Patents

Abstract

Изобретение относится к технике связи, в частности к области кодирования цифровых сигналов, и может быть использовано в системах передачи сигналов различного назначения. Способ кодирования цифровых сигналов включает в себя запись и запоминание исходного цифрового сигнала, обнаружение в нем пачек единичных, нулевых и чередующихся между собой единичных и нулевых символов, формирование при помощи тактовых сигналов в местах переходов от одних пачек символов к другим пачкам однополярных импульсов кода положительной полярности различных длительностей, кратных числу половин длительности одного символа, начало которых совпадает с началом той или иной тактовой импульсной последовательности, анализ длительностей временных интервалов между ними, формирование в этих интервалах импульсов кода различных длительностей, не совпадающих с длительностями импульсов, кодирующих переходы между различными пачками символов и кратных числу половин длительности одного символа, причем в случае обнаружения импульсов переходов, имеющих самую минимальную длительность среди всех возможных импульсов переходов, производят проверку длительностей временных интервалов между окончанием таких импульсов и началом следующих за ними импульсов, и если этот интервал составляет величину не более трех полубит, то формируют новый однополярный положительный импульс кода путем объединения этих двух следующих подряд импульсов в один импульс, началом которого является начало первого из этих двух объединяемых импульсов, а окончанием служит окончание второго из них, если же проверяемый временной интервал окажется равным четырем полубитам или более, то формируют новый импульс кода путем удлинения на два полубита первого импульса, имеющего минимальную длительность среди всех импульсов кода, при этом полученный указанным образом кодированный цифровой сигнал передают в линию связи непосредственно или с чередующейся полярностью импульсов кода. Технический результат, достигаемый при осуществлении способа, состоит в повышении качества как частотных, так и временных характеристик выходного кодированного сигнала. 2 з.п. ф-лы, 31 ил.

Description

Изобретение относится к технике связи и, в частности, к области кодирования цифровых сигналов и может быть использовано в системах передачи различного назначения, в том числе и с использованием оптического волокна.

Известны способы кодирования произвольной цифровой последовательности L(t) при передаче ее по линии связи, как это показано на фиг.1а-е (см. "Цифровые и аналоговые системы передачи": Учебник для вузов / В.И. Иванов, В. Н. Гордиенко, Г.Н. Попов и др. / Под ред. В.И. Иванова - М.: Радио и связь, 1995, с. 189).

На фиг.1а показан простейший униполярный линейный код "NRZ" (поп return to zero, т.е. без возвращения к нулю), в котором единичным битам цифрового сигнала при передаче соответствуют импульсы той же длительности, а нулевым битам - отсутствие сигнала. В этом коде один цифровой разряд передается одним сигналом.

Если же один цифровой разряд передавать двумя сигналами, то, в зависимости от способа передачи единиц и нулей, могут быть реализованы различные коды.

Так, если одну половину единичного символа передавать импульсом, а другую - отсутствием импульса, а все нулевые биты передавать отсутствием сигнала, то получим код "RZ", т.е. с возвращением к нулю, показанный на фиг.1б.

Бифазный код "BIF" (или манчестерский) получается в том случае, если "0" передается последовательностью из паузы и импульса, а "1" - последовательностью из импульса и паузы (фиг.1в), либо наоборот.

Этот код является примером блочного кода вида: nВmВ (при n=1, m=2), где "n" означает число кодируемых цифровых разрядов, a "m" - число передаваемых по линии двухуровневых сигналов, соответствующих "n" разрядам, при этом "В" определяет двоичное основание системы счисления исходного кода "NRZ".

Если, например, n= 2, то это означает, что кодируется сразу не один, а два разряда, а значение "m" тогда укажет на число разрядов, которыми заменяются исходные два разряда. Так, при n=2, m=3 получаем код вида 2В3В (фиг. 1г). Алгоритм образования его следующий: разряды "00" заменяются на 001, "01" на 010, "10" на 100, "11" на 011, что обеспечивает некоторое снижение скорости передачи в линии по сравнению с 1В2В-кодами.

Известным является также код СMI (complemented mark inversion, т.е. с полной инверсией знака), приведенный на фиг.1д. В этом коде для передачи единицы поочередно используются блоки "11" и "00", нули же передаются сочетанием "01" или "10".

В коде Миллера (фиг.1е), который относится к блочным кодам вида 1В2В, кодовой посылке "0" бинарного сигнала ставится в соответствие кодовое слово "11" или "00", а кодовой посылке "1" бинарного сигнала, соответственно, "01" или "10", причем последовательность нулей исходного бинарного сигнала передается чередованием кодовых слов "11" или "00". При других комбинациях посылок бинарного сигнала первая кодовая посылка кодового слова должна быть такой же, как и последняя предыдущего кодового слова.

Следует отметить, что в ряде публикаций, указанных далее в заявке, код Миллера помимо сокращения "М", обозначается еще и как "MFM", от слов "Modified Frequency Modulation Code".

Для получения упомянутых выше кодов обычно используется сигнал тактовой частоты "С", которым тем или иным образом обрабатывают NRZ-код, как это показано на временных диаграммах фиг. 2 для случая получения манчестерского кода.

Наряду с простотой реализации перечисленных известных кодов им присущи и недостатки, перечисленные в упомянутой выше кн. В.И. Иванова (Л.1).

Так, код "NRZ" содержит постоянную составляющую и значительную долю низкочастотных компонентов в спектре при передачах длинной последовательности единиц, что затрудняет сопряжение аппаратуры связи, расположенной вдоль линии передачи, которая, как правило, содержит реактивные элементы и трансформаторы. При передаче большой последовательности нулей возникает опасность потери синхронизации. В коде "NRZ" невозможно также регистрировать ошибки, так как при передаче допустимы любые комбинации сигналов.

Код "RZ" практически повторяет недостатки кода "NRZ".

Поэтому были разработаны еще и другие коды, в том числе и перечисленные выше. Однако всем им присущ недостаток, связанный с тем, что когда один цифровой разряд исходного сигнала передается двумя сигналами, то относительная скорость передачи в линейном тракте оказывается в два раза выше скорости передачи символов 0, 1 цифрового сигнала, т.е. в передаваемый сигнал вносится частотная избыточность, что приводит к необходимости расширения полосы рабочих частот устройств, реализующих эти коды.

Помимо указанных выше имеются и другие коды. В частности, наряду с униполярными кодами используются также и биполярные (т.е. трехуровневые) коды, когда нулевому значению цифрового сигнала ставится в соответствие отрицательный сигнал, передаваемый по линии связи, сформированный тем или иным образом, например, как это показано на фиг.3 для случая получения простейшего биполярного кода "NRZ" (bipolar NRZ).

Существуют и более совершенные трехуровневые коды. Так, известным является биполярный код (см. Европейский патент 0299639, М. кл. Н 03 М 5/18, Н 04 L 25/49, опубл. 27.06.88) американской фирмы DAVID SYSTEMS, INC., названный его авторами как "PMFM" (от слов: Pulsed Modified Frequency Modulation), no аналогии с кодом Миллера "MFM", ибо он является по сути производным от кода "MFM".

Временные диаграммы, иллюстрирующие получение кода "PMFM", приведены на фиг. 4, из которых видно, что исходный цифровой сигнал (фиг.4а) обработкой его тактовым сигналом (фиг.4b) преобразуют сначала в код Манчестера (фиг. 4с), а затем из него в код Миллера "MFM" (фиг.4d).

Дальнейшая процедура формирования кода "PMFM" заключается в следующем. Во время положительного фронта импульсов кода "MFM" формируют новый импульс положительной полярности с длительностью, равной длительности тактового импульса (CLOCK), а во время отрицательного фронта импульса кода "MFM" формируют новый импульс отрицательной полярности с длительностью, равной длительности тактового импульса.

Недостатком кода "PMFM", как и всех трехуровневых кодов, является введение избыточности, приводящей к увеличению числа электрических уровней в кодированном сигнале (три вместо двух, как у однополярных кодов).

Известным является также двухфазовый код с половинчатой длиной импульсов - Half Pulse Differentially Biphase Code (HPDB), который описан в пат. Франции 2706104, М. кл. Н 03 М 5/18, опубл. 22.09.95 (автор - Э. Клибанов).

Автором этого патента предложен как способ кодирования исходного цифрового сигнала, так и метод последующего преобразования полученного кода в аналоговый сигнал, способный оставаться носителем исходной цифровой информации.

Сущность способа кодирования двоичного сигнала согласно указанному пат. Франции состоит в том, что исходный цифровой сигнал i(t) кодируется двухфазовым кодом K(t) с постоянной длительностью импульсов Т/2, равной длительности одного импульса тактовой последовательности h(t) или

как это показано на фиг. 5. При этом через "Т" обозначена длительность одного бита исходной цифровой последовательности i(t).

Согласно предложенному в указанном патенте способу возможны 4 (четыре) алгоритма кодирования двоичного сигнала.

Так, 1-й алгоритм получают путем представления всех символов "1" двоичного сигнала i(t) тактовым импульсом

во второй фазе, а все символы "0" двоичного сигнала i(t) за исключением того, который следует непосредственно за символом "1", представлены тактовым импульсом h(t) в первой фазе. Как видно из временных диаграмм фиг.5, тактовые импульсные последовательности h(t) и

являются инверсными по отношению друг к другу.

Полученный указанным образом кодированный сигнал обозначен на фиг.5 через K1(t).

Три других алгоритма реализуются аналогичным образом за счет использования того или другого тактового сигнала в соответствующей фазе при кодировании единичных и нулевых символов исходного цифрового сигнала.

Этим алгоритмам отвечают три других кодированных сигнала, обозначенных на фиг. 5 через K2(t), K3(t), K4(t). При этом для всех четырех кодированных сигналов характерным является то, что наибольшая частота следования импульсов в них получается в два раза больше, чем частота следования чередующихся символов исходного цифрового сигнала (т.е. 1 и 0), а длительность импульсов такого кодированного сигнала оказывается равной половине длительности одного бита цифрового сигнала, что, естественно, ухудшает частотные свойства кода по сравнению с исходным цифровым сигналом.

Дальнейшее содержание указанного пат. Франции имеет отношение к последующему преобразованию полученного указанным выше образом кодированного сигнала в аналоговый с использованием симметричной лестничной функции, с целью улучшения частотных свойств первичного кодированного сигнала.

Известен также способ кодирования цифровых сигналов, позволяющий получить более качественные частотные и временные характеристики кода по сравнению с существующими кодами, перечисленными выше, взятый за прототип, который описан в пат. РФ 2168270 (опубл. 27.05.2001, бюлл. 15).

Данный патент авторами заявки был взят за прототип, поскольку способ кодирования, описанный в этом патенте, имеет наибольшее количество сходных признаков с заявляемым способом кодирования цифровых сигналов.

Сущность способа кодирования цифровых сигналов согласно пат. РФ 2168270 состоит в том, что тем или иным образом производят обнаружение в исходном цифровом сигнале пачек единичных, нулевых и чередующихся между собой символов (т.е. 1 и 0) с последующим кодированием переходов между различными пачками символов по заранее определенному закону при помощи одной или нескольких тактовых импульсных последовательностей, сдвинутых во времени относительно друг друга на интервалы, кратные половине длительности одного символа исходного цифрового сигнала, путем формирования в местах переходов импульсов кода различной длительности, кратной половине длительности одного бита, начало которых совпадает либо с началом, либо с серединой символов исходного цифрового сигнала в случае использования одной тактовой импульсной последовательности, или же с началом той или иной тактовой последовательности в случае использования для кодирования нескольких тактовых импульсных последовательностей.

При этом вид импульсов переходов, определяемый перечисленными выше признаками, однозначно указывает на то, к пачке каких именно символов имеет отношение переход в каждом отдельном случае.

Сказанное поясняется диаграммами, приведенными на фиг.6 и 7. При этом на фиг.6а, б показаны переходы от единичных символов, соответственно, к нулевым и чередующимся символам. На фиг.6в, г показаны переходы от нулевых символов, соответственно, к единичным и чередующимся символам. На фиг.6д, е показаны переходы от чередующихся символов, соответственно, к единичным и нулевым символам. Можно также заметить, что переходов между чередующимися символами нет, а имеет место просто их продолжение.

На фиг. 7 приведены диаграммы, на которых показано, каким образом могут размещаться относительно границы перехода те или иные импульсы кода с длительностью, кратной половине длительности одного символа, обозначаемой через T₁ (в этом случае длительность символа исходного цифрового сигнала равна 2T₁).

На диаграммах фиг.7 показано, как можно кодировать переходы между различными пачками символов, используя для этого импульсы длительностью, равной 2T₁, 3Т₁, 4T₁.

Следует отметить, что для кодирования переходов между пачками тех или иных символов в произвольно взятом цифровом сигнале изначально достаточно четырех различных видов импульсов. Так, например, переходы на нули от пачки единиц (фиг. 6а) и от пачки чередующихся символов (фиг.6е) можно кодировать одним каким-либо видом импульса, взятым из диаграмм фиг.7. При этом не обязательно знать, принадлежит ли единичный символ, расположенный слева от границы перехода, пачке единиц или же пачке чередующихся между собой символов (хотя при необходимости это можно определить по виду импульса предшествующего перехода).

Или, например, переход на единицы от пачки нулей (фиг.6в) и от пачки чередующихся символов (фиг.6д) можно кодировать также одним каким-либо видом импульса, взятым из диаграмм фиг.7, при этом не обязательно знать, принадлежит ли нулевой символ, расположенный слева от границы перехода, пачке нулей или же пачке чередующихся между собой символов.

Для кодирования переходов к пачкам чередующихся символов двух видов (0, 1, 0, фиг.6б или 1, 0, 1, фиг.6г), естественно, потребуется уже два различных вида импульсов переходов.

Следует отметить, что поскольку приведенные на диаграммах фиг.7 импульсы переходов могут располагаться относительно границы переходов различным образом, то необходимо заранее в процессе кодирования принять то или иное условие их расположения относительно границы перехода, с целью однозначности процессов кодирования-декодирования.

В упомянутом выше пат. РФ 2168270, взятом за прототип, было рассмотрено два вида устройств, реализующих способ кодирования цифровых сигналов:
1. С использованием аппаратных средств, т.е. с помощью дискретных элементов цифровой техники (таких как триггеры, цифровые линии задержки, схемы "И", "ИЛИ" и др.).

2. С использованием программных средств, т.е. с применением ЭВМ.

Структурная схема первого из них приведена на фиг.8, а второго - на фиг. 10. Следует отметить, что принципиальные схемы каждого из этих устройств могут быть самыми различными, в зависимости от конкретных реализаций схем каждого из блоков, входящих в эти структурные схемы.

Структурная схема устройства с использованием аппаратных средств (фиг. 8), приведенная в описании упомянутого пат. РФ, содержит два шифратора Ш1 и Ш2. При этом первый шифратор (фиг.8) включает в себя: блок 1 формирования сетки частот ФСЧ (предназначенный для получения шести тактовых импульсных последовательностей F₁-F₆), выходы которого подсоединены к соответствующим входам различных блоков первого и второго шифраторов Ш1 и Ш2 устройства, вход блока 1 соединен со входом устройства-кодера.

В первый шифратор Ш1 также введены:
- линия задержки 4 (с временем задержки, равным длительности одного символа цифрового сигнала), вход которой является входом устройства;
- блок 2 обработки пачек единичных символов;
- блок 3 обработки пачек чередующихся символов;
- блок 5 обработки пачек нулевых символов.

При этом первый и второй входы блоков 2 и 3 подсоединены, соответственно, ко входу и выходу линии задержки 4, а третий вход блоков 2 и 3 подсоединен к одному из выходов блока 1, на котором формируется тактовый сигнал с длительностью импульсов, равной половине длительности символов исходного цифрового сигнала (выход F₂), четвертый вход блока 2 подсоединен к одному из двух выходов блока 3.

Первый и второй входы блока 5 подсоединены, соответственно, к выходам блоков 2 и 3, причем выход блока 2 Ш1 подключен также к первому входу сумматора 6, а выход блока 5 Ш1 подключен ко второму входу сумматора 6, выход же сумматора 6 (введенного также в первый шифратор) является выходом первого шифратора Ш1 кодера.

Во второй шифратор Ш2 устройства (фиг.8) введены:
- блок 7 обработки положительных импульсов;
- блок 8 обработки нулевых значений трехуровневого сигнала Ш1;
- блок 9 проверки и корректировки кода (блок П и КК);
- блок 10 обработки отрицательных импульсов;
- блок 11, разрешающий или запрещающий подключение блоков 7 и 8 к выходу кодера, в зависимости от результатов обработки;
- блок 12 - это выходной блок, обеспечивающий согласование выхода устройства с линией связи.

При этом первый вход блока 9 и входы блоков 7, 8, 10 подсоединены к выходу сумматора 6 Ш1, а второй и третий входы блока 9 подсоединены к соответствующим выходам блоков 7 и 8. Блок 9 связан двухсторонними связями с блоком 10, а также подключен к выходам всех генераторов тактовых частот (F₁-F₆) блока 1.

Первый выход блока 9 соединен с одним из входов блока 11, два других входа которого подключены к выходам блоков 7 и 8. Один из выходов блока 10 соединен также с одним из двух входов блока 8. Выходы блока 11 и блока 10, объединенные вместе со вторым выходом блока 9, подключены ко входу блока 12, выход которого является выходом устройства.

Функциональная схема блока 1 формирования сетки частот приведена на фиг. 9 (она также имеется в описании пат. РФ 2168270).

Блок 1 включает в себя:
задающий тактовый генератор 13, расположенный на входе блока 1, с частотой следования импульсов, равной 2f_т, вход которого соединен со входом устройства.

Выход задающего тактового генератора 13 подключен ко входу счетного триггера 14 и к одному из входов второго шифратора кодера, а выход триггера 14 подключен ко входу аналогичного ему триггера 15, а также к другому входу второго шифратора.

Выход триггера 15 подключен ко входу D-триггера задержки 16, выход которого подключен к одному из входов второго шифратора Ш2, а также к входу блока 17 формирования импульсов ФИ, на выходе которого формируют тактовые последовательности F₄, F₅, F₆, имеющие вид, показанный на временных диаграммах фиг.11а. Схема блока 17 приведена на фиг.11в.

На выходах триггеров 14, 15, 16 формируются тактовые последовательности, обозначенные, соответственно, f_т, 0,5f_т, 0,5f'_т (задержанная относительно сигнала с выхода триггера 15 на 1 бит исходного цифрового сигнала).

Временные диаграммы сигнала задающего тактового генератора и всех сформированных с помощью него других тактовых последовательностей приведены на фиг.11а.

При этом тактовые последовательности, обозначенные через F₃, F₄, F₅, F₆, имеют длительность импульсов, равную длительности одного символа исходного цифрового сигнала, и сдвинуты относительно друг друга на интервалы, кратные половине длительности одного символа.

Тактовая последовательность F₂ имеет длительность импульсов, равную половине бита цифрового сигнала. На фиг.11б показана для примера произвольно взятая цифровая последовательность L(t) и эта же последовательность, задержанная на 1 бит, обозначенная через L*(t).

Принципиальная схема блока 17 формирователя импульсов приведена на фиг. 11в, она весьма проста и не требует особых пояснений и содержит инвертор ин. 1, линию задержки ЛЗ1 (с временем задержки, равным 1Т₁, т.е. половине бита), подключенные своими входами к выходу D-триггера задержки 16 (фиг.9), на выходах которых формируются тактовые импульсные последовательности F₄ и F₅.

Выход линии задержки ЛЗ1 соединен также со входом второго инвертора ин. 2, на выходе которого формируется последовательность F₆ (фиг.11а).

Длительность импульсов последовательности задающего тактового генератора (F₁) в четыре раза меньше длительности одного символа исходного цифрового сигнала.

Известный способ кодирования цифровых сигналов реализуют с помощью устройства (фиг.8) следующим образом.

В первом шифраторе Ш1 устройства (фиг.8) осуществляют обнаружение в исходном цифровом сигнале пачек различных символов: единичных, нулевых, чередующихся между собой единичных и нулевых (при этом под пачкой понимают два или более следующих подряд "однотипных" символа), путем сравнения между собой в блоках 2 и 3 исходного и задержанного на 1 бит (с помощью ЛЗ4) цифровых сигналов и последующего преобразования обнаруженных пачек в трехуровневый импульсный сигнал, состоящий из положительных, отрицательных и нулевых значений напряжения с длительностями этих импульсов, равными длительностям пачек, которым они соответствуют, что достигается за счет соответствующего построения схем блоков 2, 3, 5 обработки пачек тех или иных символов, а также схемы сумматора 6 (фиг.8).

Во втором шифраторе Ш2 устройства (фиг.8) осуществляют обработку трехуровневого импульсного сигнала по заранее заданному алгоритму при помощи тактовых импульсных последовательностей F₃-F₆ (фиг.11а), имеющих длительность импульсов, равную 1 биту.

При этом в местах переходов от одних пачек символов к другим формируют с помощью последовательностей F₃-F₆ однополярные положительные импульсы кода (как показано на временных диаграммах фиг.12, 13, 14), сдвинутых в ту или другую сторону от границы перехода, с длительностями, превышающими длительность одного символа исходного цифрового сигнала и кратными числу половин длительности одного символа, начало которых совпадает с началом той или иной тактовой последовательности. Эти же временные диаграммы приведены также и в описании упомянутого пат. РФ 2168270.

При этом на фиг.12а, 13а, 14а показан вид всех шести тактовых импульсных последовательностей, причем сам трехуровневый импульсный сигнал обрабатывается только последовательностями F₃-F₆, у которых длительность импульсов равна длительности одного символа цифрового сигнала.

Какие именно из этих тактовых частот (F₃-F₆) обрабатывают положительные, отрицательные, нулевые значения трехуровневого импульсного сигнала, определяют предварительно, что затем и реализует схема второго шифратора Ш2 устройства (фиг.8).

Как видно из временных диаграмм (фиг.12, 13, 14), импульсы положительной полярности (отвечающие пачкам единичных символов) в рассматриваемом случае обрабатывались тактовой последовательностью F₃; импульсы отрицательной полярности (отвечающие пачкам нулевых символов) обрабатывались тактовой последовательностью F₅; а нулевые значения напряжения трехуровневого сигнала Ш1 обрабатывались тактовой последовательностью F₄.

При этом сущность этой обработки заключается в том, что импульсы кода формируют в те моменты времени, когда имеет место совпадение того или иного значения напряжения трехуровневого импульсного сигнала с сигналом той тактовой последовательности, которой по принятому условию и обрабатывается данное значение напряжения трехуровневого сигнала U_вых Ш1.

Следует отметить, что можно было бы обрабатывать трехуровневый импульсный сигнал тактовыми последовательностями F₃-F₆ и в ином порядке (чем так, как это сделано на диаграммах фиг.12, 13, 14) в зависимости от конкретной схемной реализации блоков второго шифратора устройства.

При этом, если в процессе обработки трехуровневого импульсного сигнала Ш1 тактовыми последовательностями F₃-F₆ в местах переходов от одних пачек к другим будут формироваться (в силу особенностей известного способа кодирования цифровых сигналов) нежелательные комбинации импульсов кода, ухудшающие его частотные и временные характеристики, когда либо длительность импульсов переходов оказывается менее длительности одного бита, либо импульсы кода, сформированные в местах переходов, следуют друг за другом с интервалом менее длительности двух битов, то производят корректировку кода в этих местах переходов по заранее оговоренному алгоритму, путем формирования в местах переходов новых импульсов кода, которая осуществляется с помощью блока 9 проверки и корректировки кода (фиг. 8), при соответствующей схемной реализации данного блока устройства.

В процессе корректировки изменяют либо длительность импульсов в местах переходов, либо их временное положение относительно границы перехода.

Сущность корректировки кода также иллюстрируют приведенные временные диаграммы (фиг. 12, 13, 14). Так, например, на диаграммах фиг.12г и 13б приведены случаи корректировки кода, когда в месте перехода два импульса кода длительностью 1 бит каждый располагались друг относительно друга с интервалом 0,5 бита до корректировки.

В результате корректировки эти два импульса кода были заменены одним импульсом, длительностью, равной 3Т₁ (где T₁ - это половина длительности одного бита), причем в одном из этих случаев (фиг.12г) начало этого импульса совпадает с началом импульсов тактовой частоты F₆, а в другом случае (фиг. 13б) начало скорректированного импульса кода совпадает с началом импульсов тактовой частоты F₄.

Или, например, необходимость корректировки кода для случая, показанного на фиг. 12д, объясняется тем, что в месте перехода оказался сформирован импульс кода длительностью менее одного бита, который в процессе корректировки кода был заменен новым сформированным в месте перехода (в данном случае от пачки нулей к пачке единичных символов) импульсом кода длительностью, равной 3T₁, начало которого совпадает с началом импульсов тактовой последовательности F₅, обозначаемой также еще и как 0,5f''_т (т.е. с двумя штрихами).

По причине появления в месте перехода импульса кода длительностью менее одного бита потребовалась корректировка кода и в случае перехода от пачки чередующихся символов к пачке нулевых символов (как это показано на диаграммах фиг.13в).

Вид нового сформированного импульса кода длительностью, равной 3T₁, начало которого совпадает с началом тактовой последовательности F₃, обозначаемой иначе еще и как 0,5f'_т (т.е. со штрихом), показан на третьей диаграмме фиг.13в.

Отметим, что на временных диаграммах (фиг.12, 13, 14), представляющих собой отдельные группы из двух или трех диаграмм, на верхней диаграмме каждой из таких групп приводится вид исходного цифрового сигнала и отвечающий ему вид напряжения трехуровневого сигнала, обозначаемый как U_вых Ш1.

На второй диаграмме каждой из групп диаграмм приводится вид кодированного сигнала, полученного в процессе формирования импульсов кода в местах переходов от одних пачек символов к другим пачкам, обозначаемый как кодированный сигнал до коррекции.

На третьей диаграмме (если она потребуется) каждой из групп приводится вид кодированного сигнала после его коррекции, если она была проведена.

Метод корректировки сформированных в месте перехода импульсов кода, когда новый сформированный импульс кода имел длительность, равную 4T₁, с его началом от тактовой последовательности F₆, показан на фиг.13г.

На фиг. 13д скорректированный импульс кода длительностью, равной 4T₁, с его началом от тактовой последовательности F₅, заменяет полученный до корректировки импульс кода длительностью, равной 3T₁, поскольку все виды импульсов этой длительности уже были использованы для кодирования иных переходов.

Известный способ кодирования цифровых сигналов по пат. РФ 2168270 позволяет также кодировать временные интервалы между сформированными импульсами переходов (в случае такой необходимости), для чего сформированные импульсы переходов в блоках 7, 8, 10 второго шифратора устройства по обработке, соответственно, положительных импульсов, нулевых значений сигнала и отрицательных импульсов трехуровневого импульсного сигнала, дополнительно задерживают в этих блоках на время, равное максимально возможной длительности импульсов переходов, анализируют затем с помощью блока 9 проверки и корректировки кода длительность временных интервалов между импульсами переходов и, если она не превышает максимально возможной длительности импульсов переходов, то в этих интервалах по заранее заданному алгоритму формируют однополярные импульсы положительной полярности длительностью, равной одному биту, совпадающих во времени с импульсами той или иной тактовой последовательности, в случаях же наличия в цифровом сигнале пачек различных символов длительностью, превышающей максимально возможную длительность сформированных импульсов переходов, во временных интервалах, отвечающих этим пачкам, по заранее заданному алгоритму формируют между импульсами переходов положительные импульсы длительностью, превышающей длительность одного символа исходного цифрового сигнала и кратной числу полубитов, отличающихся от других сформированных однополярных положительных импульсов либо своей длительностью, либо временным положением, начало которых совпадает с началом какой-либо тактовой последовательности и количество которых определяется конкретным значением длительности обрабатываемой пачки символов.

Логические элементы, входящие в состав отдельных блоков устройства (фиг. 8), представляют собой готовые изделия, выполненные в том или ином типе логики, например, в ТТЛ (см. Справочник В.Л. Шило "Популярные цифровые микросхемы", г. Челябинск, изд. Металлургия, 1989 г.).

Рассмотрим теперь случай реализации известного способа кодирования цифровых сигналов по пат. РФ 2168270, с использованием программных средств, т. е. с применением ЭВМ.

Структурная схема устройства, позволяющая осуществить способ кодирования цифровых сигналов указанным образом, взятая из описания пат. РФ, приведена на фиг. 10 и содержит: блок 1 формирования сетки частот ФСЧ, блок 18 АЛУ с блоком 19, представляющим собой постоянное запоминающее устройство ПЗУ с возможностью параллельного обмена информацией между арифметико-логическим устройством (блок 18) и ПЗУ (блок 19).

Выходной блок 20 обеспечивает как согласование устройства с линией передачи кода, так и при необходимости передачи кода с чередующейся полярностью импульсов, блок 1 ФСЧ предназначен для получения сигналов различных тактовых частот (он был рассмотрен ранее, фиг.9). При этом вход блока 1 (фиг.10) соединен с первым входом блока 18 АЛУ, являющимся входом устройства, а выход блока 1 ФСЧ подсоединен ко второму входу блока 18. Выход блока 18 соединен с входом блока 20, выход которого является выходом устройства.

Подсоединение блока 1 ФСЧ ко входу устройства обеспечивает синхронизацию работы блока 1 в соответствии с входным цифровым сигналом.

В описании пат. РФ 2168270 указывается, что для того, чтобы при кодировании исходного цифрового сигнала можно было использовать такой признак "целого", как 0,5 символа (бита), в процессе обработки на ЭВМ предусмотрена процедура, по которой одной ячейке памяти регистра сопоставляют две новые ячейки. В этом случае удается различать начала двух видов сформированных импульсов кода, т.е. идущих как от начала, так и от середины битов исходного цифрового сигнала.

Рассмотрим теперь, что говорится в описании упомянутого выше пат. РФ относительно осуществления способа кодирования цифровых сигналов с использованием ЭВМ.

В нем указано, что при кодировании переходов между различными пачками символов имеют место три этапа работы АЛУ, начиная с запоминания и анализа исходной цифровой последовательности и заканчивая кодированием переходов.

1-й этап работы АЛУ.

Приходящая исходная цифровая последовательность L(t), поступающая на первый вход АЛУ (фиг.10), записывается в младшем бите D₀ ячеек памяти регистра данных "А", при этом каждая ячейка соответствует одному какому-либо биту.

Порядок заполнения ячеек памяти а_i регистра данных "А" показан на фиг.15 для случая произвольно взятой в качестве примера цифровой последовательности L(t), содержащей пачку из трех единичных символов, пачку из 4-х чередующихся символов, пачку из трех нулевых символов и расположенную за ней пачку из двух единичных символов, также приведенную на фиг.15.

При этом, как будет видно из рассмотрения алгоритма работы АЛУ, приведенного далее, для правильной обработки цифровой последовательности на предмет выделения в ней пачек различных символов (единичных, нулевых, чередующихся), т. е. для анализа принадлежности очередного рассматриваемого бита той или иной пачке, необходимо знать информацию о трех битах последовательности L(t).

В этой связи запись 1-го единичного бита L(t), отвечающего моменту времени t₀, условно принятому за начало отсчета поступающей на вход устройства последовательности L(t), произведена в 4-ю ячейку памяти а₄ регистра данных "А", тогда как в первых трех ячейках в младшем бите D₀ этого регистра будут записаны нули.

2-й этап работы АЛУ.

Заключается в обработке содержимого регистра данных "А" с занесением результатов этой обработки в регистры, в которых фиксируется наличие в L(t) либо пачек нулевых битов (регистр Р⁰), либо пачек единичных битов (регистр Р¹).

Порядок заполнения ячеек памяти этих регистров для случая рассматриваемой в качестве примера цифровой последовательности L(t) также показан на фиг.15.

Отметим, что под пачкой нулей или единиц будем понимать следующие подряд два и более нулевых, или единичных символа. Если же это условие не соблюдается, то тот или иной символ цифровой последовательности рассматривается, как принадлежащий к пачке чередующихся символов, что и отражает запись информации в регистрах Р⁰ и Р¹ (фиг.15), ибо в моменты времени, соответствующие пачке из 4-х чередующихся битов в ячейках памяти регистров Р⁰ и Р¹, остаются нули. Заметим, что указанный признак позволяет выделить пачки чередующихся битов в последовательности L(t) путем последующего сравнения содержимого ячеек памяти одинаковых номеров регистров Р⁰ и Р¹.

Случаю, когда один из символов L(t) оказывается расположенным внутри пачки противоположных ему символов (т.е. или...0, 0, 1, 0, 0...; или же...1, 1, 0, 1, 1...), будет отвечать одновременное наличие нуля в бите D₀ только лишь одной из согласованных между собой ячеек памяти регистров P⁰ и Р¹.

Следует отметить, что если запись последовательности L(t) в регистр данных "А" синхронизируется тактовой частотой микропроцессора, то для того, чтобы при кодировании цифрового сигнала можно было использовать такой признак "целого", как 0,5 бита, при той же тактовой частоте микропроцессора, необходимо в процессе обработки цифровой последовательности предусмотреть (как отмечалось уже выше) сопоставление одной ячейке памяти регистра данных "А" двух новых ячеек, о чем далее сказано более подробно при рассмотрении блок-схемы алгоритма работы АЛУ, представленной на фиг.16.

При этом верхняя часть схемы алгоритма работы АЛУ (фиг.16) отражает следующие виды обработки цифрового сигнала: ввод в память очередного символа L(t), обозначенного через a[i], и проверку затем выполнения (или же невыполнения) двух условий, а именно, принадлежит ли предшествующий ему символ a[i-1] пачке единиц или же пачке нулей.

Если же не выполняется ни одно из этих условий, то это будет означать принадлежность символа a[i-1] пачке чередующихся символов.

При этом в блок-схеме алгоритма работы АЛУ (фиг.16) использованы следующие обозначения (знаки):
1. Знак равенства :=, который употребляется при проверке выполнимости каких-либо условий.

2. Знак присваивания :=, который употребляется при занесении в какую-либо ячейку указанного после этого знака значения: либо лог. 0, либо лог. 1.

Например, запись a[i]=1, означает, что в блоке проверки условий проводится сравнение содержимого этой ячейки с лог.1, тогда как запись a[i]:=1 означает, что ячейке а_i надо присвоить лог.1 (т.е. занести "1" в эту ячейку). Или, например, запись р¹[i-1]:=1, а также запись p⁰[i-1]:=l означают, что в первом случае лог.1 присваивается ячейке памяти [i-1] регистра Р¹, а во втором той же ячейке, но регистра Р⁰. Напомним, что в регистрах Р¹ и Р⁰ фиксируются, соответственно, пачки единиц и пачки нулей, присутствующие в L(t).

Таким образом, после ввода значения a[i], отвечающего за i-й символ исходной цифровой последовательности L(t), запись:
a[i-1]=1 и(а[i-2]=1 или а[i]=1),
означает проверку условия: принадлежит ли бит a[i-1] пачке единичных символов или же нет. Далее в алгоритме работы АЛУ (фиг.16) осуществляется проверка условия:
a[i-1]=0 и (a[i-2]=0 или a[i]=0),
означающего: принадлежит ли бит a[i-1] пачке нулевых символов или же нет.

При этом, как уже отмечалось, одновременное наличие нулей в одних и тех же номерах согласованных ячеек памяти регистров Р⁰ и Р¹ будет означать, что символ L(t), записанный в этих ячейках, принадлежит пачке чередующихся битов.

При кодировании используется такой признак "целого", как 0,5 бита. Это выражается в том, что ячейке а_i сопоставляются две новые ячейки результата R, что отражается записью вида: R[2i-1], R[2i]. Аналогично, ячейке a_i-1 сопоставляются две ячейки: R[2(i-1)-1], R[2(i-1)]. Для ячейки а_i-2 запись имеет вид R[2(i-2)-1] ; R[2(i-2)] и т.д. Регистр "R" - это регистр, хранящий результаты, которые поступают на выход кодера (фиг.17).

С учетом сказанного выше, 1-й ячейке в регистре R будут отведены две другие, обозначаемые далее через r (малое), причем под номерами 1 и 2, т.е. r₁ и r₂. Аналогично, второй ячейке (т.е. при i=2) ставятся в соответствие две другие: R[2•(2)-1], т.е. r₃ и R[2•(2)], т.е. r₄, и т.д.

Регистры Р^1,1, Р^0,0, Р^1,0, Р^0,1 приведены на фиг.17 для более наглядного рассмотрения особенностей кодирования различных видов переходов (их в алгоритме работы АЛУ отражать не обязательно). В этих регистрах указывается наличие переходов в исходной цифровой последовательности L(t), соответственно, только лишь либо к пачкам единиц, либо к пачкам нулей, либо к пачкам чередующихся символов (1,0 или 0,1)
3-й этап работы АЛУ.

Заключается в обработке содержимого регистров Р⁰ и P¹, в которых содержится информация о наличии в цифровой последовательности L(t), соответственно, пачек нулевых и единичных символов, а также о количестве самих битов в этих пачках. Причем, как уже отмечалось, путем сравнения содержимого одних и тех же ячеек памяти этих регистров (в которых присутствуют нули) может быть получена информация также и о наличии в цифровой последовательности пачек чередующихся между собой символов и их количестве в этих пачках.

Проанализировав содержимое регистров Р⁰ и Р¹, производят кодирование переходов между обнаруженными пачками по заранее заданному закону (о чем выше говорилось), которое осуществляют согласно блок-схеме алгоритма, представленной в нижней части фиг.16.

При этом запись переходов в алгоритме отражается следующим образом. Например, если начало пачки нулей идет с ячейки a[i-2], то это проверяется так:
p⁰[i-3]=0 и p⁰[i-2]=1.

Если наоборот, например, с ячейки a[i-2] начиналась бы пачка единичных символов, то это проверяется так:
р¹[i-3]=0 и p¹[i-2]=1.

Или, например, выполнение условия вида:
р⁰[i-3]=1 и p⁰[i-2]=p¹[i-2]=0,
означает, что с символа L(t), записанного в ячейку a[i-2], начинается пачка чередующихся символов, причем с единичного бита, ибо p⁰[i-3]=1. Соблюдение же при этом еще и условия вида: p⁰[i-1]=0, означает, что эта пачка чередующихся битов не состоит из одного бита, тогда как при наличии условия p⁰[i-1] = 1, с учетом других вышеуказанных условий, это означало бы, что в исходной цифровой последовательности L(t) в данном месте один единичный символ расположен внутри пачки нулевых символов (...0, 0, 1, 0, 0...). Формально такой символ (бит) воспринимается как "пачка" чередующихся битов длиной в один бит, следствием чего является наличие двух переходов, расположенных друг за другом с интервалом в один бит. Аналогичная ситуация возникает и в случае присутствия одиночного нулевого бита среди пачки единичных символов (...1, 1, 0, 1,1...).

При этом такие два перехода, следующие с интервалом в 1 бит, кодируются также одним импульсом (как и другие переходы) с длительностью, отличающейся от длительностей импульсов, кодирующих иные переходы. При определенных условиях здесь возможно кодирование только одного (второго) перехода, при этом символ, предшествующий первому переходу, может быть определен по виду предыдущего перехода.

Непосредственно кодирование переходов между различными пачками символов осуществляется при помощи алгоритма работы АЛУ, представленного в нижней части блок-схемы, изображенной на фиг.16. В ней содержатся четыре блока проверки выполнения тех или иных условий, означающих при рассмотрении их сверху вниз следующее.

1-й блок проверки выполнения условий: "p⁰[i-3]=0 и p⁰[i-2]=1" означает проверку наличия перехода к пачке нулевых символов, начиная с бита a[i-2].

2-й блок проверки выполнения условий: "p¹[i-3]=0 и p¹[i-2]=1" означает проверку наличия перехода к пачке единичных символов с бита a[i-2].

3-й блок проверки выполнения условий: "p⁰[i-3]=1 и р⁰[i-2]=p¹[i-2]=0 и p⁰[i-1] =0" означает проверку наличия перехода к пачке чередующихся символов вида: 1, 0, 1..., т.е. начинающихся с единичного бита.

4-й блок проверки выполнения условий: "p¹[i-3]=1 и р⁰[i-2]=p¹[i-2]=0 и p¹[i-1] =0" означает проверку наличия перехода к пачке чередующихся символов вида: 0, 1, 0..., т.е. начинающихся с нулевого бита.

В случае выполнения условий, указанных в блоках, будет реализован выбранный заранее тот или иной вид импульсов, кодирующих переходы, согласно алгоритму, записанному справа от каждого блока проверки условий (фиг.16).

Заполнение ячеек памяти соответствующих регистров, содержимое которых показывает, как конкретно кодируются переходы для случая рассматриваемой в качестве примера последовательности L(t), содержащей четыре перехода, показано на фиг.17.

При этом в регистре, обозначенном через Р^1,1 (фиг.17), показано заполнение бита D₀ ячеек памяти в местах переходов к пачкам единичных символов согласно рассмотренному порядку кодирования таких переходов, а именно, импульсом, имеющим длительность, равную 3T₁, начинающегося с половины бита (где: t₁ - половина длительности одного бита), с границей перехода, отстоящей от начала этого импульса на расстоянии, равном 0,5 бита.

В регистре Р^0,0 (фиг.17) показано заполнение бита Do этого регистра в местах переходов к пачкам нулевых символов, причем сам переход кодируется здесь импульсом, имеющим длительность, также равную 3T₁, но начинающимся от целого бита, с границей перехода, отстоящей от начала этого импульса на расстоянии, равном 2T₁.

В регистре, обозначенном через Р^0,1 (фиг.17), показано заполнение бита D₀ в случае наличия в L(t) пачки чередующихся символов, начинающейся с нулевого символа. Такой переход кодируется в данном случае импульсом длительностью, равной 4T₁, с границей перехода, отстоящей от его начала на расстоянии, равном 2T₁.

Кодирование пачек чередующихся символов, но начинающихся с единичного символа, фиксируется в регистре, обозначенном через Р^1,0, и поскольку во взятой в качестве примера цифровой последовательности таких пачек нет, то в этом регистре во всех ячейках сохраняются нули (фиг.17). Более подробно описание особенностей формирования импульсов переходов приведено в упомянутом выше пат. РФ, взятом за прототип.

В регистре, обозначенном через "R" (фиг.17), показана результирующая картина заполнения ячеек памяти, отражающая все переходы, имевшиеся в рассматриваемой в качестве примера цифровой последовательности L(t).

Поскольку при кодировании переходов между пачками тех или иных символов на каждый бит исходной цифровой последовательности в регистрах отводилось две ячейки памяти, то это также нашло отражение в содержимом регистров (фиг. 17). Для большей наглядности на фиг.17 повторено также и заполнение ячеек памяти регистра данных "А", о котором шла речь ранее.

Спектры рассмотренных выше кодов, взятые из указанной ранее кн. В.И. Иванова "Цифровые и аналоговые системы передачи" (стр. 189) и из описания пат. Франции 2706104, М. , кл. Н 03 М 5/18, опубл. 22.09.95; приведены на диаграммах фиг.18.

Через М' на диаграммах (фиг.18) обозначен примерный вид спектра кодированного сигнала, полученного согласно пат. РФ 2168270.

Из рассмотрения спектров кодов, приведенных на фиг.18, можно сделать вывод, что чем больше значение минимальной длительности импульсов кода, тем спектр кодированного сигнала получается более узким, т.е. тем меньше требуется рабочая полоса частот при передаче кодированного сигнала.

Действительно, за счет более длительных импульсов спектр кода "NRZ" более узкий, чем спектр кода "RZ" (фиг.18). По той же причине спектр кода Миллера М более узкий, чем спектр кода NRZ (фиг.18), а спектр М' кодированного сигнала, полученного согласно пат. РФ 2168270, получается еще более узким, чем спектр кода Миллера (опять же по причине более длительных импульсов кода).

Сказанное согласуется с теорией передачи импульсных сигналов, из которой известно, что требуемое значение рабочей полосы частот устройств импульсных сигналов обратно пропорционально значению длительности импульсов, причем порядка 95% всей энергии сигнала сосредоточено в диапазоне частот, равном: f=2/t_u, где t_u - длительность импульсов (см., например, кн. Ю.А. Браммер, И. Н. Пащук "Импульсная техника", М., Высшая школа, 1976, с. 16).

При этом, если верхняя частота полосы пропускания устройств соответствует указанному значению: f= 2/t_u, то искажения фронтов передаваемых импульсов можно считать в большинстве случаев допустимыми. Эта ширина спектра носит название активной. В свою очередь, количество гармоник, содержащихся в спектре, зависит от периода повторения импульсов.

Рассмотрение известных способов кодирования показывает, что для устранения недостатков, присущих простейшему коду "NRZ", приходится при его перекодировании использовать коды, несущие в себе избыточность, в частности, при неизменном числе уровней электрических сигналов скорость передачи самих сигналов по линии связи получается больше, чем скорость передачи исходной цифровой последовательности (Б.В. Шевкопляс "Микропроцессорные структуры". Инженерные решения, М., Радио и связь, 1986, с. 94-95).

В известных кодах также затруднено обнаружение и исправление ошибок, возможных при передаче кода, поскольку корреляционные связи в них распространяются по сути на один-два импульса кода.

Что касается кодированного сигнала, полученного согласно пат. РФ 2168270, взятому за прототип, то хотя у него уменьшены недостатки, присущие другим вышеуказанным известным кодам, тем не менее и его характеристики могут быть улучшены. При этом, как выше было показано, одним из возможных путей улучшения частотных и временных характеристик кодов является увеличение минимальной длительности импульсов кода.

Задачей изобретения является повышение качества как частотных, так и временных характеристик итогового кодированного сигнала, путем увеличения минимальной длительности импульсов кода.

Решение данной задачи достигается тем, что в способе кодирования цифровых сигналов, заключающемся в обработке исходного цифрового сигнала сигналом тактовой частоты, при котором задерживают исходный цифровой сигнал, сравнивают исходный цифровой сигнал с задержанным цифровым сигналом, обнаруживают в исходном цифровом сигнале пачки единичных, нулевых и чередующихся между собой единичных и нулевых символов, которые преобразуют в трехуровневый импульсный сигнал в виде положительных, отрицательных и нулевых значений напряжения сигнала с длительностями импульсов, равными, соответственно, длительностям пачек единичных, нулевых и чередующихся между собой символов, формируют четыре тактовые импульсные последовательности, имеющие частоту следования импульсов, равную частоте следования чередующихся символов исходного цифрового сигнала, а длительности импульсов и пауз, равные длительности одного символа исходного цифрового сигнала, сдвинутые во времени друг относительно друга на интервалы, кратные половине длительности одного символа исходного цифрового сигнала, после чего обрабатывают тактовыми последовательностями трехуровневый импульсный сигнал, при этом в местах переходов от одних пачек к другим формируют импульсы кода положительной полярности, либо паузы, сдвинутые в ту или другую сторону от границы перехода, с длительностями, превышающими длительность одного символа исходного цифрового сигнала и кратными числу половин длительности одного символа, начало которых совпадает с началом той или иной тактовой последовательности, в случаях же получения в местах переходов после обработки трехуровневого сигнала импульсов кода, длительностью меньше одного бита, либо импульсов кода, следующих друг за другом с интервалом, менее длительности двух битов, либо при наличии в обрабатываемом сигнале двух переходов, следующих подряд с интервалом, равным длительности одного символа, в местах переходов производят корректировку кода путем формирования новых импульсов той или иной длительности, кратной половине длительности одного символа, начало которых совпадает с началом какой-либо тактовой последовательности, таким образом, чтобы по виду каждого из сформированных импульсов переходов можно было однозначно определить, к пачке каких именно символов в исходном цифровом сигнале имеет место переход в том или ином случае, затем дополнительно задерживают сформированные импульсы на время, равное максимально возможной длительности импульсов переходов, анализируют длительность временных интервалов между импульсами переходов, и если она не превышает максимально возможной длительности импульсов переходов, то в этих интервалах формируют импульсы положительной полярности длительностью, равной одному биту в моменты времени, когда те или иные значения напряжения трехуровневого импульсного сигнала совпадают с импульсами какой-либо заранее выбранной тактовой последовательности, причем сформированные указанным образом импульсы передают в линию связи только тогда, когда между ними и импульсами переходов может быть образована пауза длительностью не менее одного символа с каждой из сторон этих импульсов, в случаях же наличия в цифровом сигнале пачек тех или иных символов длительностью, превышающей максимально возможную длительность сформированных импульсов переходов, во временных интервалах, отвечающих этим пачкам, формируют импульсы положительной полярности с длительностью, превышающей длительность одного символа исходного цифрового сигнала и кратной числу полубитов, отличающихся от других сформированных однополярных импульсов положительной полярности либо своей длительностью, либо временным положением, начало которых совпадает с началом какой-либо заранее выбранной тактовой последовательности и количество которых определяется конкретным значением длительности обрабатываемой пачки символов, причем указанные импульсы передают в линию связи только тогда, когда между ними и импульсами переходов, или между самими этими импульсами в случаях, когда их количество превышает один импульс, может быть образована пауза длительностью не менее одного символа с каждой из сторон указанных импульсов, отличием является то, что образуют два канала обработки полученного кодированного сигнала, в которых предварительно задерживают полученный кодированный сигнал на различное время, затем осуществляют сравнение между собой исходного и задержанного кодированных сигналов, производят обнаружение в исходном кодированном сигнале импульсов кода, имеющих наименьшую длительность среди всех других возможных импульсов, анализируют длительность временных интервалов между окончаниями таких импульсов и началами следующих за ними импульсов исходного кодированного сигнала, и если их длительность составляет величину не более трех полубит, то формируют дополнительный импульс положительной полярности длительностью, равной трем полубитам, который передают в линию связи в момент окончания первого из двух объединяемых импульсов кода, при этом формируют новый импульс кода положительной полярности, началом которого является начало первого из двух объединяемых импульсов, а окончанием служит окончание второго из объединяемых импульсов, если же длительность анализируемого интервала между импульсами исходного кодированного сигнала равна четырем полубитам или более, то формируют дополнительный импульс положительной полярности, длительностью, равной двум полубитам, который передают в линию связи в момент окончания импульса исходного кодированного сигнала с наименьшей длительностью, при этом формируют новый импульс кода положительной полярности, началом которого является начало импульса исходного кодированного сигнала с наименьшей длительностью, а окончанием служит окончание этого импульса, удлиненное на два полубита, при этом полученный указанным образом кодированный цифровой сигнал передают в линию связи непосредственно, или с чередующейся полярностью импульсов кода.

При этом способ может предусматривать обработку полученного предварительно кодированного сигнала как аппаратными средствами с помощью дискретных элементов цифровой техники, так и с помощью программных средств с использованием ЭВМ.

Причем в случае обработки кодированного сигнала аппаратными средствами с помощью дискретных элементов цифровой техники, кодированный сигнал в одном из каналов обработки задерживают на время, равное половине длительности одного бита, а в другом на время, равное или более минимальной длительности импульсов кодированного сигнала.

В случае осуществления обработки кодированного сигнала с помощью программных средств с использованием ЭВМ производят задержку этого сигнала на время, равное или более минимальной длительности импульсов кодированного сигнала.

Благодаря тому, что в процессе перекодирования первично кодированного сигнала минимальное значение длительности импульсов кода становится больше, чем в исходном кодированном сигнале (на один полубит), то частотные и временные характеристики кода улучшаются, т.е. оказываются более качественными, спектр такого сигнала делается более узким и для его передачи требуется менее широкая полоса рабочих частот (причем при очередном перекодировании уже перекодированного сигнала характеристики кода могут быть вновь улучшены, и т.д.).

Временные характеристики перекодированного цифрового сигнала также оказываются более качественными (по сравнению с характеристиками многих известных кодов, перечисленных выше), за счет того, что здесь как самим пачкам различных символов исходного цифрового сигнала (единичных, нулевых, чередующихся), так и переходам между этими пачками отвечают различные признаки, о которых выше говорилось, а это, в свою очередь, позволяет обнаруживать (и устранять) отдельные ошибки, возможные при передаче кода, приходящиеся на более длительные интервалы, нежели в известных кодах.

Действительно, если в результате ошибки (из-за действия помех) будет, например, иметь место пропадание импульса кода (который здесь несет информацию о нескольких символах сразу), то по виду импульсов, расположенных на краях образовавшегося в коде "пустого" интервала, можно однозначно определить, продолжалась ли в этом интервале начатая пачка однотипных символов, или же здесь имел место переход к пачке других символов. Зная особенности формирования как импульсов, кодирующих переходы, так и импульсов, кодирующих различные пачки, в таких случаях оказывается возможным восстановить картину кодированного сигнала, даже без обращения к исходному цифровому сигналу.

Суть предлагаемого способа кодирования цифровых сигналов поясняется рядом временных диаграмм (фиг.20-22). При этом, как уже отмечалось, перед кодированием исходного цифрового сигнала следует выбрать те или иные изначальные виды импульсов, кодирующих переходы между различными пачками символов (согласно диаграммам, приведенным на фиг.7).

Возьмем, например, в качестве четырех начальных видов импульсов переходов те, что приведены на диаграммах фиг.19. Из этих диаграмм видно, что импульс длительностью, равной 3T₁ (фиг.19а) (где Т₁ - длительность половины одного бита), смещенный влево от границы перехода на временной интервал, равный 1 биту, кодирует переход к пачке чередующихся символов вида 1, 0, 1 (он обозначен условно как кодовое слово 1, т.е. КС 1).

Импульс длительностью, равной 3T₁ (фиг.19в), но смещенный влево от границы перехода на интервал, равный 0,5 бита, кодирует переход к пачке чередующихся символов вида 0, 1, 0 (он обозначен условно как кодовое слово 3, т.е. КС 3).

Импульс длительностью, равной 4T₁ (фиг.19б), смещенный влево от границы перехода на 1 бит, кодирует переход к пачке нулевых символов (он обозначен условно как кодовое слово 2, т.е. КС 2).

Импульс длительностью, равной 4T₁ (фиг.19г), но смещенный влево от границы перехода на интервал, равный 0,5 бита, кодирует переход к пачке единичных символов (он обозначен условно как кодовое слово 5, т.е. КС 5).

На диаграммах фиг. 19д, е приведены также два вида импульсов кода, которые отвечают уже не за один, а за два перехода сразу. Такие импульсы кода получаются в результате слияния между собой двух импульсов переходов, идущих следом друг за другом, но без интервала между ними. При этом первый из них в обоих случаях отвечает за переход к пачке единичных символов (что соответствует кодовому слову 5 на фиг.19г), а второй импульс представляет собой переход от пачки единиц либо к чередующимся битам (это КС 6, фиг.19д), либо к пачке нулевых символов (это КС 7 на фиг.19е).

Как видно из диаграмм (фиг.19), наименьшая длительность импульсов переходов в соответствии с указанным выбором видов импульсов, составляет здесь величину, равную 3Т₁ (где, как уже отмечалось, Т₁ - половина длительности одного бита).

Поскольку каждый из сформированных видов импульсов переходов отвечает однозначно только за свою какую-либо комбинацию символов, то, запомнив ее, при дешифрации кода нетрудно восстановить истинную картину следования символов в исходном цифровом сигнале.

Таким образом (с учетом выбранных изначально видов импульсов переходов, приведенных на фиг.19), согласно предлагаемому способу кодирования цифровых сигналов, в данном случае следует в процессе перекодирования первичного кода "исключить" из кода импульсы переходов, имеющие минимальную длительность, равную 3T₁.

После чего в коде наименьшая длительность среди всех импульсов переходов окажется равной уже 4T₁ (т.е. станет на 0,5 бита больше, чем было в исходном кодированном сигнале).

Используя свойства рассматриваемого кодированного сигнала, в котором импульсы переходов могут располагаться друг за другом вполне определенным образом, построим временные диаграммы, иллюстрирующие возможные расположения импульсов переходов с минимальной длительностью, равной 3T₁, относительно других импульсов переходов (фиг.20-22), и покажем пути изменения длительности этих импульсов согласно предлагаемому способу кодирования.

При этом помимо уже имевшихся в коде шести изначально взятых кодовых слов импульсов переходов (фиг.19), в перекодированном цифровом сигнале появляется еще семь новых видов импульсов (кодовых слов), каждый из которых отвечает уже сразу за несколько переходов между различными пачками тех или иных символов исходного цифрового сигнала (фиг.20-22).

Все вновь полученные виды импульсов кода приведены для наглядности на фиг.23 и включают в себя:
два импульса длительностью, равной 5T₁ с началом как от начала, так и от середины символов цифрового сигнала;
два импульса длительностью, равной 8Т₁ с началом как от начала, так и от середины символов цифрового сигнала;
еще три импульса, соответственно, с длительностью, равной 9Т₁, 10Т₁, 11T₁, причем все с началом от середины символов исходного цифрового сигнала (где Т₁ - это длительность половины бита, о чем уже говорилось ранее).

Сформированные новые кодовые слова, т. е. новые виды импульсов кода (обозначенные для определенности на фиг.20-22 под номерами от 8 до 14) надо также запомнить (т.е. записать), как и первые шесть кодовых слов (фиг.19), с целью однозначности процессов кодирования-декодирования.

Особых пояснений построение временных диаграмм (фиг.20-22) не требует, так как оно базируется на свойствах кодированного цифрового сигнала, отмеченных ранее, обусловленных особенностями формирования импульсов переходов от одних пачек символов к другим пачкам.

При этом, как уже указывалось, согласно предлагаемому способу, импульс кода с наименьшей длительностью (в данном случае равной 3T₁) объединяют с идущим следом за ним импульсом кода в тех случаях, когда временной интервал между окончанием первого и началом второго оказывается равным не более трех полубит (т.е. не больше 3T₁), диаграммы фиг.20а; 21а, в; 22а, в. Если же этот интервал будет равен значению 4T₁ или более, то импульс кода длительностью 3T₁ уже не объединяют с другим импульсом, идущим следом, а только удлиняют его на 1 бит (т.е. на 2T₁), что и видно из временных диаграмм, фиг. 20б, в, г, д; 21б, г; 22б, г.

Таким образом, ясна и реализация оговоренного выше процесса обработки кодированного сигнала при его перекодировании, за счет чего и достигается решение задачи изобретения.

Следует также отметить, что в связи со свойствами кодированного сигнала он не имеет переходов между пачками чередующихся между собой символов (ибо они просто продолжаются); в коде не может быть следования подряд двух импульсов кода с длительностями, равными 3T₁ каждый (заметим, что именно эти виды импульсов отражают переходы к пачкам чередующихся символов, что показано, в частности, на диаграммах фиг.19), поэтому если первым импульсом кода перед вторым импульсом с длительностью, равной 3T₁, будет следовать импульс кода с любой другой длительностью: 4T₁, 6T₁, 7T₁ (т.е. большей, чем 3T₁), то эти импульсы кода не объединяются с другими и не удлиняются, поскольку их длительность и так уже превышает значение 3T₁.

При этом, как следует из вышесказанного, наименьшая длительность импульсов кода в перекодированном цифровом сигнале будет равна уже 4T₁ (а не 3T₁, как было), т.е. станет на 0,5 бита больше, чем это было в исходном кодированном сигнале.

Спектр полученного кодированного сигнала делается более узким по сравнению со спектром исходного кодированного сигнала.

Из рассмотрения временных диаграмм (фиг. 20-22) также видно, какой "ценой" достигается улучшение качества частотных и временных характеристик у перекодированного сигнала. Ведь при этом в нем появляется значительное количество протяженных импульсов, заметно превышающее длительность имеющихся пауз, что нежелательно, ибо приводит к росту постоянной составляющей в итоговом кодированном сигнале. Однако этот недостаток может быть устранен путем перехода на передачу кода в линию связи с использованием чередующейся полярности импульсов кода.

Пример перекодирования первичного кода согласно заявляемому способу кодирования цифровых сигналов показан на фиг.24.

Заметим, что дается именно один из возможных таких примеров, так как при выборе тех или иных, но уже других исходных импульсов переходов между различными пачками символов согласно заявляемому способу могут быть получены самые различные реализации итогового кода.

При этом на фиг.24а приведена произвольно взятая исходная цифровая последовательность L(t), содержащая 15 символов (начиная с начального отсчета, обозначенного через t₀). Эта последовательность L(t) начинается с пачки чередующихся символов из трех бит и содержит в целом пять различных переходов между теми или иными пачками символов.

Далее эти переходы были закодированы с использованием изначально выбранных видов импульсов переходов (согласно фиг.19). Результаты первичного кодирования показаны на фиг.24б.

На фиг. 24в приведены временные диаграммы результатов перекодирования (исходного) кодированного сигнала (фиг.24б) согласно заявляемому способу. При этом появились два новых импульса кода, один длительностью, равной 9Т₁ (с началом от середины бита), и другой длительностью 5T₁ (с началом от начала бита), где T₁ - половина длительности одного бита. Таким образом, в перекодированном сигнале уже отсутствуют импульсы с длительностью, равной 3T₁.

На фиг.24г показан вид итогового перекодированного сигнала, но уже данный с чередующейся полярностью импульсов кода.

Пример реализации предлагаемого способа кодирования в случае его реализации аппаратными средствами поясняется с помощью структурной и принципиальной схем, приведенных, соответственно, на фиг.25 и 26.

Заметим, что сам первичный кодированный сигнал может быть получен также либо с помощью аппаратных, либо с помощью программных средств (о чем выше подробно говорилось).

Как видно из фиг.25, для получения первичного кодированного сигнала в рассматриваемом примере использованы программные средства.

Структурная схема (фиг.25) включает в себя следующие блоки:
Блок 1 формирования сетки частот ФСЧ, вход которого соединен с первым входом арифметико-логического устройства 18 АЛУ, который одновременно является и входом устройства, куда поступает исходный цифровой сигнал L(t), который далее и кодируется.

Один из выходов блока 1 через соединительные шины подсоединен ко второму входу АЛУ 18. Второй выход блока 1 подключен ко второму входу блока 21 перекодирования первичного кода (бл. ППК), первый вход которого соединен с выходом АЛУ 18.

АЛУ 18 соединено также взаимными связями с постоянным запоминающим устройством ПЗУ 19, что обеспечивает возможность параллельного обмена информацией между АЛУ 18 и ПЗУ 19.

Выход блока 21 ППК подсоединен ко входу блока 20 (согласующий блок, бл. СЛ), выход которого является выходом устройства.

Блок 20 обеспечивает согласование выхода устройства с линией передачи кода, а также при необходимости получение чередующейся полярности импульсов кода.

Как видно из построения схемы устройства (фиг.25), она аналогична схеме известного устройства (фиг.10), рассмотренной ранее, за исключением блока 21 ППК, введенного в схему известного устройства с целью осуществления предлагаемого способа кодирования цифровых сигналов.

Рассмотрим особенности построения схемы и работу блока 21 перекодирования первичного кода (бл. ППК). Один из возможных вариантов построения принципиальной схемы блока ППК приведен на фиг.26.

При этом сам блок 21 перекодирования первичного кода (бл. ППК) может рассматриваться и как самостоятельное устройство (реализующее предлагаемый способ кодирования) при подаче на его вход уже кодированного до этого цифрового сигнала с выхода другого устройства, реализующего известный способ кодирования.

Принципиальная схема блока перекодирования первичного кода (фиг.26) содержит следующие элементы:
Две четырехвходовые схемы совпадения 24 и 27, первые входы которых подключены к линии передачи исходного первично кодированного сигнала через последовательно соединенные линию задержки ЛЗ 22 (с временем задержки, равным 1T₁, т.e. половине бита) и инвертор 23.

Вторые входы схем совпадения 24 и 27 подключены к линии передачи исходного первично кодированного сигнала непосредственно.

Третьи входы схем 24 и 27 подключены к источнику сигнала тактовой частоты f_т, причем третий вход сх. 24 подключен к источнику этого сигнала непосредственно, а третий вход сх. 27 через инвертор 25. Период следования импульсов сигнала тактовой частоты f_т (как указывалось ранее, см. фиг.11а) равен 1 биту.

Четвертые входы схем совпадения 24 и 27 подключены к выходу инвертора 26, вход которого соединен с прямым выходом Q триггера Т 38, синхронизированного сигналом тактовой частоты, равной 2f_т, период которого соответствует половине одного бита (фиг.11а).

Выходы схем совпадения 24 и 27 подсоединены, соответственно, к одному и другому входам двухвходовой схемы "ИЛИ" 28, выход которой через линию задержки ЛЗ 40 (с временем задержки, равным 3T₁, т.е. трем полубитам) подсоединен к одному из входов двухвходовой схемы совпадения 42, второй вход которой соединен через инвертор 41 с линией исходного (первичного) сигнала.

Выход схемы совпадения 42 подсоединен к входу установки S триггера Т 38, синхронизированного сигналом тактовой частоты 2f_т, прямой выход которого подключен через инвертор 26 к четвертым входам схем 24 и 27.

Выход схемы 42 подключен также через линию задержки ЛЗ 43 (с временем задержки, равным 3T₁) к одному из входов двухвходовых схем совпадения 44 и 45, вторые входы которых одной через инвертор 41, другой непосредственно подключенных к линии исходного сигнала. Выход сх. 44 подключен к входу установки S триггера Т 33, а также через линию задержки ЛЗ 32 (с временем задержки, равным 2T₁) соединен с входом сброса R Т 33. Выход сх. 45 подключен к входу установки S триггера Т 36, а также через линию задержки ЛЗ 35 (с временем задержки, равным 3T₁) подключен к входу сброса R Т 36. Оба триггера Т 33 и Т 36 синхронизированы сигналом тактовой частоты 2f_т.

Выходы Т 33 и Т 36 через линии задержки, соответственно, ЛЗ 34 и ЛЗ 37 (каждая с временем задержки, равным 1Т₁) подключены ко входам двухвходовой схемы "ИЛИ" 30, выход которой подключен к одному из входов двухвходовой схемы "ИЛИ" 31, другой вход которой подключен к выходу линии задержки ЛЗ 29 (с временем задержки, равным 4T₁), вход которой соединен с линией передачи исходного кодированного сигнала.

Выходы схем совпадения 44 и 45 помимо подключения к входам установки S триггеров Т 33 и Т 36 подключены также к входам двухвходовой схемы "ИЛИ" 39, выход которой подключен к входу сброса R триггера Т 38.

Указанное подключение входов схем совпадения 24 и 27 устройства (фиг.26) позволяет выделять начала исследуемых импульсов исходного сигнала, причем поскольку импульсы первичного кода могут начинаться как от начала бита, так и от его середины, то и возникает необходимость в использовании сигналов тактовой частоты как f_т, так и

(т.е. с чертой), являющимися инверсными по отношению друг к другу.

При указанном построении схемы устройства (фиг.26) при появлении начала какого-либо импульса первичного кода (т.е. исходного кодированного сигнала) на выходе либо сх. 24 (если начало импульса совпадает с началом бита), либо сх. 27 (если начало импульса кода совпадает с серединой бита) появляется управляющий сигнал, т. е. импульс длительностью, равной 1Т₁, что отвечает половине длительности одного бита цифрового сигнала, который перед этим и был кодирован.

Схемы совпадения сх. 24 и 27 реагируют только на случай появления начала импульсов кода, ибо затем в последующих тактах сигналов f_т или

они уже оказываются блокированными по их первым входам выходным нулевым сигналом инвертора 23.

Другой задачей построения схемы устройства (фиг.26) является обеспечение реагирования схемы лишь на импульс кода, имеющий наименьшую длительность, равную в нашем случае 3Т₁, тогда как на импульсы иных длительностей схема устройства реагировать не должна.

Эту задачу решает часть схемы устройства, содержащая схему совпадения 42, линию задержки ЛЗ 40 (с временем задержки, равным 3T₁) и инвертор 41. Только при таком построении входов сх. 42, как показано на фиг.26, возможно возникновение управляющего сигнала на выходе сх. 42 при импульсе кода длительностью 3T₁, ибо в других случаях эта схема блокируется по одному из ее входов или по обоим входам одновременно, и на ее выходе сигнала не будет.

Последующая часть схемы устройства (фиг.26) построена таким образом, чтобы либо производить объединение двух следующих подряд импульсов кода, либо удлинение только первого из них на 1 бит, что и требуется в соответствии с заявляемым способом.

Работу устройства по реализации предлагаемого способа кодирования иллюстрируют временные диаграммы, приведенные на фиг.27 и 28, не требующие особых пояснений.

Диаграммы (фиг. 27) иллюстрируют случай перекодирования первичного кодированного сигнала, когда импульс кода наименьшей длительности (равный в нашем случае 3T₁) объединяется со следующим за ним импульсом кода, что производится при наличии паузы между импульсами кода длительностью не более трех полубит (т.е. не более 3T₁).

Это достигается за счет того, что триггер Т 36 (фиг.26) формирует дополнительный импульс длительностью, равной именно 3T₁, которая таким образом оказывается достаточной для заполнения любого из указанных значений паузы между объединяемыми импульсами кода.

Причем когда пауза меньше значения 3T₁ (т.е. 1T₁ или 2T₁), то оставшаяся часть этого дополнительного импульса (2T₁ или 1T₁) будет просто совпадать с появлением второго из объединяемых импульсов кода на входах сх. "ИЛИ" 31 (фиг.26).

Логические элементы, входящие в состав схемы устройства, представляют собой готовые изделия, выполненные в том или ином типе логики, например, в ТТЛ (см. справочник В. Л. Шило "Популярные цифровые микросхемы", г. Челябинск, изд. "Металлургия", 1989 г.).

Следует также отметить, что рассмотренная выше реализация предлагаемого способа кодирования с помощью схемы устройства (фиг.26) при выполнении блока перекодирования первичного кода на дискретных элементах цифровой техники может быть применена и в том случае, если сам первичный кодированный сигнал был получен также с помощью аппаратных средств, а не только с помощью ЭВМ.

При этом на фиг. 27а показаны временные диаграммы тактовых сигналов: прямого f_т и инверсного

На фиг.27б приведено взаимное расположение рассматриваемых импульсов первичного кода до задержки ЛЗ 29 и после задержки на четыре полубита (4T₁).

На диаграммах фиг.27в показаны виды сигналов на выходах отдельных элементов схемы устройства (фиг.26). На диаграмме фиг.27г приведен вид импульса кода, получаемый при объединении двух импульсов первичного кода в процессе его перекодирования.

Временные диаграммы, приведенные на фиг.28, иллюстрируют случай перекодирования, когда наименьший по длительности импульс первичного кода не объединяется со следующим за ним импульсом, а лишь удлиняется на 2 бита. Назначение диаграмм на фиг.28а, б, в, г аналогично тем же диаграммам ранее рассмотренной фиг.27.

Теперь, что касается реализации предлагаемого способа кодирования с помощью программных средств с использованием ЭВМ.

Эта реализация также может быть применена к обоим случаям получения самого первичного кодированного сигнала, т.е. как аппаратными, так и программными средствами.

При этом в первом случае блок перекодирования первичного кодированного сигнала выполняется в виде АЛУ или готового микропроцессора.

Во втором случае использованные программные средства при получении первичного кодированного сигнала могут быть применены также и для получения перекодированного сигнала с использованием соответствующей схемы алгоритма обработки (но может быть использовано и отдельно взятое программное средство).

Итак, рассмотрим, например, случай реализации предлагаемого способа кодирования с помощью программных средств, при условии, что и сам первичный кодированный сигнал также был получен с помощью программных средств.

Допустим, что в качестве примера была взята исходная произвольная цифровая последовательность L(t), содержащая 15 символов, начиная с времени отсчета to, показанная на фиг.29. В соответствии с известным способом кодирования, согласно пат. РФ 2168270, в этой последовательности L(t) можно выделить 5 переходов между различными пачками символов.

Эта последовательность записывается сначала в младших битах ячеек памяти регистра данных А (фиг.29) и затем обрабатывается согласно известному способу, при этом пачки нулей записывают в ячейках памяти регистра Р⁰, а пачки единиц в ячейках памяти регистра Р¹ (фиг.29). В результате соответствующей обработки, согласно известному способу кодирования, содержимого этих регистров Р⁰ и Р¹ (которая выше была рассмотрена) получают первичный кодированный сигнал, который записан в ячейках памяти регистра "R" результатов обработки (фиг.29).

При этом в качестве импульсов, кодирующих те или иные переходы, были взяты импульсы (т.е. кодовые слова), приведенные на фиг.19.

Поскольку способ получения первичного кодированного сигнала согласно пат. РФ 2168270 является известным и был выше подробно рассмотрен, то изложение того, как был получен этот кодированный сигнал для последовательности L(t) было дано здесь кратко, тем более что этот кодированный сигнал для предлагаемого способа является исходным и может быть получен не только с помощью программных, но также и с помощью аппаратных средств, использующих дискретные логические элементы.

В регистре (фиг. 29), обозначенном через R' (R со штрихом), приведены результаты перекодирования первичного кодированного сигнала в соответствии с предлагаемым способом кодирования.

Более наглядно вид первичного кодированного сигнала и вид перекодированного сигнала показаны, соответственно, на фиг.24б и 24в для случая рассматриваемой в качестве примера произвольно взятой цифровой последовательности L(t), приведенной на фиг.24а.

Блок-схема алгоритма работы АЛУ по реализации заявляемого способа кодирования-перекодирования цифровых сигналов приведена на фиг.30.

При этом через "k" обозначается счетчик единиц, идущих подряд в ячейках регистра R, a через "i" обозначается сама последовательность просматриваемых ячеек памяти. Причем следует отметить, что i, k - это целые числа полубит (а не бит).

Итак, после ввода значений: i:=1; k:=0 идет проверка R[i]=1, т.е. записана ли в данной ячейке лог. 1, или же нет. Если "да", то соответствующей ячейке регистра R' присваивают лог. 1, "i" и "k" присваивают значения: i:=i+1; k:=k+1; и продолжают проверку содержимого очередной ячейки регистра R, в котором записан первичный кодированный сигнал. Если же при проверке условия R[i]=1 окажется, что это условие не выполняется, то реализуется правая часть блок-схемы алгоритма (фиг.30).

При этом проверяется условие k=0, и если оно выполняется, то ячейке [i] регистра R' присваивают лог. 0, а если условие k=0 не выполняется, то идет проверка нового условия: k=3 - да или нет? При этом, если выполняется условие k=3, т.е. были уже три единицы подряд в ячейках памяти регистра R, то далее в последующие ячейки регистра R' (помимо трех уже записанных единиц) добавляем еще две единицы в последующие ячейки.

Затем присваиваем "k" новое значение: k:=5, а для "i" - значение i:=i+2, и продолжаем просмотр ячеек регистра R.

Если же условие k=3 не выполняется, то присваиваем R' и k логические нули: R'[i]:=0; k:=0, а значение [i] увеличиваем на одну 1, т.е. i:=i+1, и переходим снова к блоку проверки условия: R[i]=1 и т.д.

Результаты перекодирования первичного кода приведены в регистре, обозначенном через R' (фиг.29). В процессе перекодирования получается новый код (как это имело место при перекодировании NRZ-кода, когда получался ряд новых кодов: CMI, AMI, Миллера и др., в зависимости от способа перекодирования). Вид полученного кода в соответствии с заявляемым способом приведен на фиг. 24в, для рассматриваемой в качестве примера последовательности L(t).

Что касается получения чередующейся полярности импульсов кода, зафиксированных в ячейках памяти регистра R' (при их считывании в линию передачи кода), то это можно осуществить различным образом. Например, путем введения еще двух дополнительных регистров R₁' и R₂' с согласованными ячейками памяти. При этом в одном из них (например, в R₁') записываем в ячейках памяти только нечетные импульсы полученного кода, а в другом (R₂') - четные импульсы кода.

Далее в линию связи импульсы, записанные в R₁', передаем непосредственно при их считывании, а импульсы, записанные в регистре R₂', при их считывании передаем в линию связи, предварительно проинвертировав импульсы, путем подачи их сначала на инвертирующий вход операционного усилителя (ОУ) и далее с его выхода в линию связи.

Сказанное выше отражено на фиг.31а, б. Так, на фиг.31а показано заполнение ячеек памяти регистров R₁' и R₂', а на фиг.31б приведена схема подачи импульсов из R₁' и R₂' (при их считывании) в линию связи. Справа от регистров R₁' и R₂' указаны номера импульсов кода, реализованного в соответствии с фиг.24г.

В то же время следует отметить, что вопросы, связанные с полярностью передаваемых импульсов кода, имеют отношение к способам передачи сигналов, а не к способам кодирования, и поэтому в данной заявке подробно не рассматриваются.

Claims (3)

1. Способ кодирования цифровых сигналов, заключающийся в обработке исходного цифрового сигнала сигналом тактовой частоты, при котором задерживают исходный цифровой сигнал, сравнивают исходный цифровой сигнал с задержанным цифровым сигналом, обнаруживают в исходном цифровом сигнале пачки единичных, нулевых и чередующихся между собой единичных и нулевых символов, которые преобразуют в трехуровневый импульсный сигнал в виде положительных, отрицательных и нулевых значений напряжения сигнала с длительностями импульсов равными, соответственно, длительностям пачек единичных, нулевых и чередующихся между собой символов, формируют четыре тактовые импульсные последовательности, имеющие частоту следования импульсов, равную частоте следования чередующихся символов исходного цифрового сигнала, а длительность импульсов и пауз равные длительности одного символа исходного цифрового сигнала, сдвинутые во времени друг относительно друга на интервалы, кратные половине длительности одного символа исходного цифрового сигнала, после чего обрабатывают тактовыми последовательностями трехуровневый импульсный сигнал, при этом в местах переходов от одних пачек к другим формируют импульсы кода положительной полярности, либо паузы, сдвинутые в ту или другую сторону от границы перехода, с длительностями, превышающими длительность одного символа исходного цифрового сигнала и кратными числу половин длительности одного символа, начало которых совпадает с началом той или иной тактовой последовательности, в случаях же получения в местах переходов после обработки трехуровневого сигнала импульсов кода длительностью меньше одного бита, либо импульсов кода, следующих друг за другом с интервалом менее длительности двух битов, либо при наличии в обрабатываемом сигнале двух переходов, следующих подряд с интервалом равным длительности одного символа, в местах переходов производят корректировку кода путем формирования новых импульсов той или иной длительности, кратной половине длительности одного символа, начало которых совпадает с началом какой-либо тактовой последовательности, таким образом, чтобы по виду каждого из сформированных импульсов переходов можно было однозначно определить, к пачке каких именно символов в исходном цифровом сигнале имеет место переход в том или ином случае, затем дополнительно задерживают сформированные импульсы на время, равное максимально возможной длительности импульсов переходов, анализируют длительность временных интервалов между импульсами переходов и если она не превышает максимально возможной длительности импульсов переходов, то в этих интервалах формируют импульсы положительной полярности длительностью равной одному биту в моменты времени, когда те или иные значения напряжения трехуровневого импульсного сигнала совпадают с импульсами какой-либо заранее выбранной тактовой последовательности, причем сформированные указанным образом импульсы передают в линию связи только тогда, когда между ними и импульсами переходов может быть образована пауза длительностью не менее одного символа с каждой из сторон этих импульсов, в случаях же наличия в цифровом сигнале пачек тех или иных символов длительностью, превышающей максимально возможную длительность сформированных импульсов переходов, во временных интервалах, отвечающих этим пачкам, формируют импульсы положительной полярности с длительностью, превышающей длительность одного символа исходного цифрового сигнала и кратной числу полубитов, отличающихся от других сформированных однополярных импульсов положительной полярности либо своей длительностью, либо временным положением, начало которых совпадает с началом какой-либо заранее выбранной тактовой последовательности и количество которых определяется конкретным значением длительности обрабатываемой пачки символов, причем указанные импульсы передают в линию связи только тогда, когда между ними и импульсами переходов, или между самими этими импульсами в случаях, когда их количество превышает один импульс, может быть образована пауза длительностью не менее одного символа с каждой из сторон указанных импульсов, отличающийся тем, что образуют два канала обработки полученного кодированного сигнала, в которых предварительно задерживают полученный кодированный сигнал на различное время, затем осуществляют сравнение между собой исходного и задержанного кодированных сигналов, производят обнаружение в исходном кодированном сигнале импульсов кода, имеющих наименьшую длительность среди всех других возможных импульсов, анализируют длительность временных интервалов между окончаниями таких импульсов и началами следующих за ними импульсов исходного кодированного сигнала, и если их длительность составляет величину не более трех полубит, то формируют дополнительный импульс положительной полярности длительностью равной трем полубитам, который передают в линию связи в момент окончания первого из двух объединяемых импульсов кода, при этом формируют новый импульс кода положительной полярности, началом которого является начало первого из двух объединяемых импульсов, а окончанием служит окончание второго из объединяемых импульсов, если же длительность анализируемого интервала между импульсами исходного кодированного сигнала равна четырем полубитам или более, то формируют дополнительный импульс положительной полярности длительностью равной двум полубитам, который передают в линию связи в момент окончания импульса исходного кодированного сигнала с наименьшей длительностью, при этом формируют новый импульс кода положительной полярности, началом которого является начало импульса исходного кодированного сигнала с наименьшей длительностью, а окончанием служит окончание этого импульса, удлиненное на два полубита, при этом полученный указанным образом кодированный цифровой сигнал передают в линию связи непосредственно, или с чередующейся полярностью импульсов кода.

2. Способ по п. 1, отличающийся тем, что при обработке кодированного сигнала аппаратными средствами с помощью дискретных элементов цифровой техники, кодированный сигнал в одном из каналов обработки задерживают на время, равное половине длительности одного бита, а в другом на время, равное или более минимальной длительности импульсов кодированного сигнала.

3. Способ по п. 1, отличающийся тем, что при обработке кодированного сигнала с помощью программных средств с использованием ЭВМ производят задержку этого сигнала на время, равное или более минимальной длительности импульсов кодированного сигнала.

Images