JPS58210667A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58210667A JPS58210667A JP9358082A JP9358082A JPS58210667A JP S58210667 A JPS58210667 A JP S58210667A JP 9358082 A JP9358082 A JP 9358082A JP 9358082 A JP9358082 A JP 9358082A JP S58210667 A JPS58210667 A JP S58210667A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- opening
- silicon
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- 238000005530 etching Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 abstract 2
- 230000004888 barrier function Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- -1 arsenic ions Chemical class 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術亦野〕
この発明は、半導体装置及びその製造方法に係り、特に
浅い接合を有する半導体装置の電極取り出し部の構造と
その製造方法に関する。
浅い接合を有する半導体装置の電極取り出し部の構造と
その製造方法に関する。
半導体装置の微細化およびその高集積化に伴い、浅い接
合を持った拡散領域を形成することが重要なプロセス技
術となってきた。
合を持った拡散領域を形成することが重要なプロセス技
術となってきた。
特にバイポーラICにおいて、浅い接合を持ったエミッ
タを形成することは、半導体装置や集積回路の性能を左
右する重要な技術となっており、その接合深さは01〜
02μmのオーダに達している。
タを形成することは、半導体装置や集積回路の性能を左
右する重要な技術となっており、その接合深さは01〜
02μmのオーダに達している。
このような浅い接合を実現する方法として、砒素などの
エミッタ領域形成用の不純物を含む堆積層をエミッタ開
孔部を含む全面に堆積し、この堆積層から半導体基板内
に拡散する方法や、イオン注入によって拡散をおこなう
方法、ガス雰囲気中から不純物を導入して直接拡散する
方法等がある。
エミッタ領域形成用の不純物を含む堆積層をエミッタ開
孔部を含む全面に堆積し、この堆積層から半導体基板内
に拡散する方法や、イオン注入によって拡散をおこなう
方法、ガス雰囲気中から不純物を導入して直接拡散する
方法等がある。
第1図(a)は、砒素を含む堆積層を基板表面に堆積し
て拡散する方法を、第1図(b)は、エミッタ開孔部に
砒素のイオン注入を行って拡散する方法をそれぞれ示し
たものである。
て拡散する方法を、第1図(b)は、エミッタ開孔部に
砒素のイオン注入を行って拡散する方法をそれぞれ示し
たものである。
これらのいづれかの場合についても、拡散後、エミッタ
電極を取り出すために、第1図(C)のようにエミッタ
領域表面の酸化膜をウォッシュ・アウトして開孔部を形
成する必要がある。
電極を取り出すために、第1図(C)のようにエミッタ
領域表面の酸化膜をウォッシュ・アウトして開孔部を形
成する必要がある。
第1図(b)には、開孔部上に酸化膜が描かれていない
が、イオン注入後のアニール時に酸化雰囲気中でおこな
うため必然的に酸化膜が形成されるので、堆積層からの
拡散の場合と同様にウォッシュ・アウトが必要となる。
が、イオン注入後のアニール時に酸化雰囲気中でおこな
うため必然的に酸化膜が形成されるので、堆積層からの
拡散の場合と同様にウォッシュ・アウトが必要となる。
このようにして、エミッタ開孔部上の酸化膜をウォッシ
ュ・アウトした後に配線用の電極としてAl−8iまた
はAl−Cu−8i 等を蒸着して第1図(d)に示
すように半導体装置を製作する。
ュ・アウトした後に配線用の電極としてAl−8iまた
はAl−Cu−8i 等を蒸着して第1図(d)に示
すように半導体装置を製作する。
しかしこれらの従来技術においては、エミッタ領域形成
後にニオツタ領域表面に形成された酸化膜をウォッシュ
・アウトする必要があり、このウォッシュ・アウト時に
開孔部の横方向が余分に除去されてしまうことがある。
後にニオツタ領域表面に形成された酸化膜をウォッシュ
・アウトする必要があり、このウォッシュ・アウト時に
開孔部の横方向が余分に除去されてしまうことがある。
特に浅い接合の場合には、横方向への拡散が十分でない
ためにウォッシュ・アウトによって横方向が余分に除去
されてしまうと、電極形成時にエミッタとベースとが短
絡されて接合リークが生じたり、破壊されたりする。
ためにウォッシュ・アウトによって横方向が余分に除去
されてしまうと、電極形成時にエミッタとベースとが短
絡されて接合リークが生じたり、破壊されたりする。
したがって、非常に浅いエミッタ接合を有する半導体装
置においては、このような従来の方法では著ちるしく歩
留りを低下させるという欠点を有していた。
置においては、このような従来の方法では著ちるしく歩
留りを低下させるという欠点を有していた。
この発明の目的は、非常に浅い接合を有する半導体装置
においても、ウォッシュ・アウト後の電極形成に際して
接合リークを生じることのない構造とその製造方法とを
提供するにある。
においても、ウォッシュ・アウト後の電極形成に際して
接合リークを生じることのない構造とその製造方法とを
提供するにある。
この発明では、上記目的を達成するためにその構造とし
て半導体基板表面から基板内に向って延在する第1電導
層領域と、前記半導体表面から基板外に向って延在し、
前記第1導電層領域の表面にオーバーハング領域を持っ
た開孔部を有する絶縁膜と、前記半導体基板と前記絶縁
膜のオーバーハング領域との間に介在する第1導電形の
シリコン層と、前記開孔部をおおって前記第1導電層領
域表面に接触する電極層とを設けた半導体装置を形成す
ることを特徴とする。
て半導体基板表面から基板内に向って延在する第1電導
層領域と、前記半導体表面から基板外に向って延在し、
前記第1導電層領域の表面にオーバーハング領域を持っ
た開孔部を有する絶縁膜と、前記半導体基板と前記絶縁
膜のオーバーハング領域との間に介在する第1導電形の
シリコン層と、前記開孔部をおおって前記第1導電層領
域表面に接触する電極層とを設けた半導体装置を形成す
ることを特徴とする。
またその製造方法として半導体基板上にオーバーハング
領域を持った開孔部を有する絶縁膜を形成する工程と、
第1導電形の不純物を含むシリコン層を前記開孔部をお
おい、かつオーバーハング領域下にも延在させて被着す
る工程と、酸化性雰囲気上で熱処理を加え、前記シリコ
ン層中の第1導電形の不純物を前記半導体基板内に拡散
し、第1導電層領域を形成するとともに、前記シリコン
層を前記オーバーハング領域下に延在する部分のみに残
して酸化シリコンに変換させる工程と、前記変換により
形成された酸化シリコン層のみを除去する工程と、前記
開孔部をおおって電極配線金属を被着する工程とを設け
たことを特徴とする。
領域を持った開孔部を有する絶縁膜を形成する工程と、
第1導電形の不純物を含むシリコン層を前記開孔部をお
おい、かつオーバーハング領域下にも延在させて被着す
る工程と、酸化性雰囲気上で熱処理を加え、前記シリコ
ン層中の第1導電形の不純物を前記半導体基板内に拡散
し、第1導電層領域を形成するとともに、前記シリコン
層を前記オーバーハング領域下に延在する部分のみに残
して酸化シリコンに変換させる工程と、前記変換により
形成された酸化シリコン層のみを除去する工程と、前記
開孔部をおおって電極配線金属を被着する工程とを設け
たことを特徴とする。
以下この発明の実施例を図面に基づいて詳細に説明する
。
。
第2図は、この発明による半導体装置の1実施例を示す
工程別断面図を示したものである。この実施例ではベー
ス領域1内にエミッタ領域を形成する場合について説明
する。
工程別断面図を示したものである。この実施例ではベー
ス領域1内にエミッタ領域を形成する場合について説明
する。
まず、ベース領域1の形成されたシリコン基板2の表面
に絶縁膜を形成する。絶縁膜は2層構造から成っており
、1層目に酸化シリコン膜3を形成し、その上に窒化シ
リコン膜4を堆積する。
に絶縁膜を形成する。絶縁膜は2層構造から成っており
、1層目に酸化シリコン膜3を形成し、その上に窒化シ
リコン膜4を堆積する。
なお、それぞれの膜厚は、ともに100OAとするのが
好適である。これらの絶縁膜上にエミッタ領域を形成す
べき部分に選択的に開孔部5を形成する。
好適である。これらの絶縁膜上にエミッタ領域を形成す
べき部分に選択的に開孔部5を形成する。
この開孔部5の形成に当っては、レジストをマスクにし
て窒化シリコン膜4をプラズマ・エツチングし、つづい
てNH,F液で下部の酸化シリコン膜3をエツチングす
ることによりおこなう。
て窒化シリコン膜4をプラズマ・エツチングし、つづい
てNH,F液で下部の酸化シリコン膜3をエツチングす
ることによりおこなう。
この場合、オーバーハング領域6を有する開孔部を形成
するために、NH4F’液によるエツチングを適当に制
御する必要がある。
するために、NH4F’液によるエツチングを適当に制
御する必要がある。
第2図(a)においては、約03μmのオーバーハング
領域が形成されたとする。
領域が形成されたとする。
つづいて、第2図(b)に示すように不純物を添加して
いない多結晶シリコン7を全面に減圧CVD法により堆
積し、オーバーハング領域6を完全に埋設する。
いない多結晶シリコン7を全面に減圧CVD法により堆
積し、オーバーハング領域6を完全に埋設する。
この場合の多結晶シリコン層7の膜厚は、最小限絶縁層
3の厚さの半分以上にする必要があり、その上限は多結
晶シリコン層7の酸化レートとエミッタ拡散の深さとの
兼ね合いで決定される。
3の厚さの半分以上にする必要があり、その上限は多結
晶シリコン層7の酸化レートとエミッタ拡散の深さとの
兼ね合いで決定される。
すなわち、多結晶シリコン膜7が厚すぎる場合には後続
する工程でこの多結晶シリコン膜7を酸化シリコンに変
換するのに時間がかかりすぎ、その結果エミッタ拡散長
が伸びてエミッタ・コレクタ間耐圧が減少してしまう。
する工程でこの多結晶シリコン膜7を酸化シリコンに変
換するのに時間がかかりすぎ、その結果エミッタ拡散長
が伸びてエミッタ・コレクタ間耐圧が減少してしまう。
したがって、これらの点を考慮して多結晶シリエン層の
厚さ及び絶縁層3の厚さを制御する必要がある。多結晶
シリコン層7の堆積後にイオン注入により、たとえば砒
素イオン8を5 X 10” [−”程度注入して、エ
ミッタ領域形成用の不純物とする。
厚さ及び絶縁層3の厚さを制御する必要がある。多結晶
シリコン層7の堆積後にイオン注入により、たとえば砒
素イオン8を5 X 10” [−”程度注入して、エ
ミッタ領域形成用の不純物とする。
なお、イオン注入によらないで不純物を添加した多結晶
シリコシまたはアモルファスシリコン等を用いてもよい
。この場合には第2図(b)において砒素イオン8の注
入は不要となる。
シリコシまたはアモルファスシリコン等を用いてもよい
。この場合には第2図(b)において砒素イオン8の注
入は不要となる。
次に第2図(c)に示すように、酸化性雰囲気中で加熱
して多結晶シリコン層7からの不純物をベース領域内に
拡散してエミッタ領域9を形成するとともに、この多結
晶シリコン層7を完全に酸化して酸化シリコン膜10に
変換する。
して多結晶シリコン層7からの不純物をベース領域内に
拡散してエミッタ領域9を形成するとともに、この多結
晶シリコン層7を完全に酸化して酸化シリコン膜10に
変換する。
たとえば、多結晶シリコン層7の膜厚が150OAであ
る場合には1000℃のウェット酸素中で約加分間酸化
することにより変換できる。この際オーバーハング領域
6内に埋設されたシリコン層11は、表面から4000
〜4500^の膜厚があるために完全には酸化されず、
砒素不純物を含んだ状態でそのまま残存する。
る場合には1000℃のウェット酸素中で約加分間酸化
することにより変換できる。この際オーバーハング領域
6内に埋設されたシリコン層11は、表面から4000
〜4500^の膜厚があるために完全には酸化されず、
砒素不純物を含んだ状態でそのまま残存する。
つぎに第2図(d)に示すように変換された酸化膜10
を選択的に除去する。この場合、ラッシュアウト後の半
導体基板表面は、窒化シリコン膜4、残存シリコン層1
1、エミッタ領域9から成り、NH4F液による酸化膜
除去のストッパを形成するためサイドエツチングによる
開孔部5の増大はない。
を選択的に除去する。この場合、ラッシュアウト後の半
導体基板表面は、窒化シリコン膜4、残存シリコン層1
1、エミッタ領域9から成り、NH4F液による酸化膜
除去のストッパを形成するためサイドエツチングによる
開孔部5の増大はない。
最後に、第2図(e)のように電極金属12を形成して
完了する。
完了する。
第3図は、電極層としてウォッシュアウト後にエミッタ
領域9のコンタクト部分に白金やパラジウム等の金属を
蒸着し、熱処理を加えてシリコンとアロイさせることに
より金属ミリサイド層13を形成し、その上にバリヤ・
メタル14と配線金属15を形成した場合を示している
。これは第4図(a)。
領域9のコンタクト部分に白金やパラジウム等の金属を
蒸着し、熱処理を加えてシリコンとアロイさせることに
より金属ミリサイド層13を形成し、その上にバリヤ・
メタル14と配線金属15を形成した場合を示している
。これは第4図(a)。
(b)に示すようにショットキーバリアダイオード(S
BD)20を同一プロセスで形成したい場合の例で、単
結晶シリコンのミリサイド層がエミッタ上に形成される
ため安定1〜た電極取出しが出来る。
BD)20を同一プロセスで形成したい場合の例で、単
結晶シリコンのミリサイド層がエミッタ上に形成される
ため安定1〜た電極取出しが出来る。
第4図(a)は、第2図(d)工程のあと、SBD 形
成部20を開孔し、つづいて第4図(b)図にて金属ミ
リサイド層13を形成、バリヤメタル14と配線金属1
5を形成した状態を示している。尚この第4図はガード
リング(1及び1′)付の88D の例を示している。
成部20を開孔し、つづいて第4図(b)図にて金属ミ
リサイド層13を形成、バリヤメタル14と配線金属1
5を形成した状態を示している。尚この第4図はガード
リング(1及び1′)付の88D の例を示している。
もちろん8BD を形成する場合でも第3図、第4図に
示したようにバリヤメタル14を用いないで配線金属1
5を直接金属ミリサイド層に接触することによっておこ
なうことも可能である。
示したようにバリヤメタル14を用いないで配線金属1
5を直接金属ミリサイド層に接触することによっておこ
なうことも可能である。
第5図は、この発明の他の実施例でバリヤーメタル14
を半導体基板表面に延在させてツクリヤーメタル14に
よる抵抗素子を形成した場合を示したものである。
を半導体基板表面に延在させてツクリヤーメタル14に
よる抵抗素子を形成した場合を示したものである。
配線金属15および16の間に延在するバリヤーメタル
14が抵抗素子として動作する。
14が抵抗素子として動作する。
このような応用例はエミッタ・フォロア形の抵抗をヒユ
ーズ溶断形のヒユーズとして用いる場合に適している。
ーズ溶断形のヒユーズとして用いる場合に適している。
以上の実施例に基づいて詳細に説明したよ、うにこの発
明ではウォッシュ・アウト時に横方向への開口部の拡大
が阻止される構造を採用したので浅い接合を有する半導
体装置への電極形成が安定しておこなえるようになるた
め工程が簡略化できるとい5利点がある。
明ではウォッシュ・アウト時に横方向への開口部の拡大
が阻止される構造を採用したので浅い接合を有する半導
体装置への電極形成が安定しておこなえるようになるた
め工程が簡略化できるとい5利点がある。
また、多結晶シリコンは、オーツ()1ング領域下のみ
に存在するのでエミッタ電極取り出しに際してコンタク
ト抵抗を増大させることがない。
に存在するのでエミッタ電極取り出しに際してコンタク
ト抵抗を増大させることがない。
第1図は、従来の浅い接合の形成方法とその電極取り出
し方法とを示す工程別断面図、第2図はこの発明の1実
施例に係る半導体装置の製造方法を示す工程別断面図、
第3図′7乃、1至)第5図は他の実施例の断面図をそ
れぞれ示したものである。 1・・・ベース領域、2・・・半導体基板、3・・・酸
化シリコン膜、4・・・窒化シリコン膜、5・・・開孔
部、6・・・オーバーハング領域、7・・・シリコン層
、10・・・酸化シリコン層、11・・・残存シリコン
層、12・・・電極層、13・・・金属ミリサイド層、
14・・・バリヤーメタル、15 、16・・・配線金
属。 出願人代理人 猪 股 清
し方法とを示す工程別断面図、第2図はこの発明の1実
施例に係る半導体装置の製造方法を示す工程別断面図、
第3図′7乃、1至)第5図は他の実施例の断面図をそ
れぞれ示したものである。 1・・・ベース領域、2・・・半導体基板、3・・・酸
化シリコン膜、4・・・窒化シリコン膜、5・・・開孔
部、6・・・オーバーハング領域、7・・・シリコン層
、10・・・酸化シリコン層、11・・・残存シリコン
層、12・・・電極層、13・・・金属ミリサイド層、
14・・・バリヤーメタル、15 、16・・・配線金
属。 出願人代理人 猪 股 清
Claims (1)
- 【特許請求の範囲】 1、半導体基板表面から基板内に向かって延在する第1
導電層領域と、前記半導体表面から基板外に向かって延
在し、前記第1導電層領域の表面にオーバーハング領域
を持った開口部を有する絶縁膜と、前記半導体基板と前
記絶縁膜のオーバーハング領域との間に介在する第1導
電形のシリコン層と、前記開口部をおおって前記第1導
電層領琥表面に接触する電極層とを有して膜との2層構
造からなることを特徴とする半導体装置。 3、半導体基板上にオーバーハング領域を持った開口部
を有する絶縁膜を形成する工程と、第1導電形の不純物
を含むシリコン層を前記開口部をおおいかつオーバーハ
ング領域乍にも延在させて被着する工程と、酸化性雰囲
気中で熱処理を加え、前記シリコン層中の第1導電形の
不純物を前記半導体基板内に拡散し第1導電層領域を形
成すると共に、前記シリコン層を前記オーバーハング領
域下に延在する部分のみに残して酸化シリコンに変換さ
せる工程と、前記変換により形成された酸化シリコン層
のみを除去する工程と、前記開口部をおおって電極配線
金属を被着する工程とを有している半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9358082A JPS58210667A (ja) | 1982-06-01 | 1982-06-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9358082A JPS58210667A (ja) | 1982-06-01 | 1982-06-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58210667A true JPS58210667A (ja) | 1983-12-07 |
JPH0158858B2 JPH0158858B2 (ja) | 1989-12-13 |
Family
ID=14086202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9358082A Granted JPS58210667A (ja) | 1982-06-01 | 1982-06-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58210667A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54161887A (en) * | 1978-06-13 | 1979-12-21 | Nippon Telegr & Teleph Corp <Ntt> | Schottky diode containing guard ring and its manufacture |
JPS5599768A (en) * | 1979-01-25 | 1980-07-30 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semicondcutor device |
-
1982
- 1982-06-01 JP JP9358082A patent/JPS58210667A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54161887A (en) * | 1978-06-13 | 1979-12-21 | Nippon Telegr & Teleph Corp <Ntt> | Schottky diode containing guard ring and its manufacture |
JPS5599768A (en) * | 1979-01-25 | 1980-07-30 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semicondcutor device |
Also Published As
Publication number | Publication date |
---|---|
JPH0158858B2 (ja) | 1989-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0466166A1 (en) | Gate or interconnection for semiconductor device and method of manufacture thereof | |
JPS5989457A (ja) | 半導体装置の製造方法 | |
JPS58210667A (ja) | 半導体装置の製造方法 | |
JPS5923475B2 (ja) | 半導体装置用電極の形成方法 | |
JPS5911644A (ja) | 半導体装置の製造方法 | |
JPH02181933A (ja) | バイポーラトランジスタを有する半導体装置の製造方法 | |
JPH03201564A (ja) | ラテラル型半導体装置 | |
JP7180425B2 (ja) | 炭化珪素半導体装置 | |
JPH0126184B2 (ja) | ||
JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
JPS58200553A (ja) | 半導体装置 | |
US6444519B1 (en) | Method for forming a capacitor in a mixed mode circuit device by ion implantation | |
JPH0247853B2 (ja) | ||
JPH05283715A (ja) | 高安定ツェナーダイオード | |
JPS6247166A (ja) | 半導体装置の製造方法 | |
JPH03155639A (ja) | 半導体装置の製造方法 | |
JPS6041243A (ja) | 半導体装置の製造方法 | |
JPH0362947A (ja) | 半導体装置及びその製造方法 | |
JPS59161071A (ja) | 半導体装置の製造方法 | |
JPS5856261B2 (ja) | 半導体集積回路の製造方法 | |
JPH0233930A (ja) | 半導体装置 | |
JPH0311090B2 (ja) | ||
JPS63153859A (ja) | 半導体素子の製造方法 | |
JPS60235463A (ja) | 半導体装置の製造方法 | |
JPH05175220A (ja) | 半導体装置,およびその製造方法 |