JPS5820971Y2 - ケ−ブル端末処理構造 - Google Patents

ケ−ブル端末処理構造

Info

Publication number
JPS5820971Y2
JPS5820971Y2 JP7937479U JP7937479U JPS5820971Y2 JP S5820971 Y2 JPS5820971 Y2 JP S5820971Y2 JP 7937479 U JP7937479 U JP 7937479U JP 7937479 U JP7937479 U JP 7937479U JP S5820971 Y2 JPS5820971 Y2 JP S5820971Y2
Authority
JP
Japan
Prior art keywords
cable
processing structure
terminal processing
cable terminal
extension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7937479U
Other languages
English (en)
Other versions
JPS55178738U (ja
Inventor
菅純一郎
渡辺徳保
北野雄弐
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP7937479U priority Critical patent/JPS5820971Y2/ja
Publication of JPS55178738U publication Critical patent/JPS55178738U/ja
Application granted granted Critical
Publication of JPS5820971Y2 publication Critical patent/JPS5820971Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は、計算機等の電子装置に適用するに好適なケー
ブル端末処理構造に関する。
一般に、この種の計算機等の電子装置に用いられるケー
ブルは、将来の増設等を考慮して当面使用する予定のな
いケーブルについても予め敷設してむき、増設時の増設
作業を短時間に能率よく行ない得るように構成されてい
る。
しかし、従来これ等の増設用ケーブルの端末は、電子回
路が接続されない状態で開放されたままとなってむり、
従つてケーブルのインピーダンスが開放端のために高く
なり、ケーブル自体がアンテナ的役割を果たして外来ノ
イズを拾い、これ等のノイズが原因となって電子装置内
の回路を誤動作させることが変度あった。
そこで、本考案は、増設用ケーブルの少なくとも一端を
低インピーダンス源に接続し、前記増設用ケーブルを低
インピーダンス状態にして構成し、もって前述の欠点を
解消したケーブル端末処理構造を提供することを目的と
するものである。
以下、図面に示す一実施例に基き、本考案を具体的に説
明する。
電子装置1は、第1図に示すように、演算装置2を有し
ており、装置2内には2系統の演算回路3 a s 3
a’を搭載したプリント基板3が設けられている。
演算回路3at3a’からは架内ケーブル5.6がコネ
クター7.9を介して接続用ケーブル10及び増設用ケ
ーブル11にそれぞれ接続されており、ケーブル10.
11は別の演算装置12にコネクター13,15を介し
て接続されている。
コネクター13には架内ケーブル16が接続しており、
架内ケーブル16は装置12内のプリント基板17に搭
載された演算回路17aに接続されている。
一方、増設用ケーブル11側のコネクター15は、第2
図に示すように、メスコネクター15aに設けられた多
数の架内ケーブル接続用ピン15bが全て導電板19に
よって短絡接続されてあ・す、導電板19はその下端が
演算装置12の筐体12aにビス20により固着されて
いる。
筺体12aは、第1図及び第2図に示すように、一端が
接地され、従って増設用ケーブル11も筐体12aを介
して接地電位にアースされている。
本考案は、以上のような構成を有するので、電子装置1
が動作する際には、第1図に示すように、演算装置2の
プリント基板3の演算回路3aと別の演算装置12のプ
リント基板17の演算回路17aとが接続用ケーブル1
0等を介して動作するが、プリント基板3の演算回路3
a’は増設用であるために不動作状態となっている。
また、増設用ケーブル11はその先端がコネクター15
、導電板19、筐体12a等を介して接地電位にアース
されており、従ってケーブル11のインピーダンスは低
い状態にあり、外来ノイズが増設用ケーブル11に拾わ
れることはない。
以上説明したように、本考案によれば、増設用ケーブル
11の少なくとも一端を低インピーダンス源である接地
電位等に接続したので、増設用ケーブル11は低インピ
ーダンス状態となり、従来のように外来ノイズを拾って
、動作中の演算回路3a、17a等を誤動作させること
がなくなり、信頼性の高い電子装置1を提供することが
可能となる。
【図面の簡単な説明】
第1図は本考案によるケーブル端末処理構造が適用され
ている電子装置を示す概略図、第2図は本考案によるケ
ーブル端末処理構造の一実施例を示す側面図である。 1・・・電子装置、11・・・増設用ケーブル。

Claims (1)

    【実用新案登録請求の範囲】
  1. 未使用の増設用ケーブルを有する電子装置において、前
    記増設用ケーブルの少なくとも一端に設けられるコネク
    タと、一端は低インピーダンス源に接続され、前記増設
    用ケーブルか着脱可能にされる第2のコネクタとを有し
    、前記ケーブルを低インピーダンス状態にして構成した
    ことを特徴とするケーブル端末処理構造。
JP7937479U 1979-06-11 1979-06-11 ケ−ブル端末処理構造 Expired JPS5820971Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7937479U JPS5820971Y2 (ja) 1979-06-11 1979-06-11 ケ−ブル端末処理構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7937479U JPS5820971Y2 (ja) 1979-06-11 1979-06-11 ケ−ブル端末処理構造

Publications (2)

Publication Number Publication Date
JPS55178738U JPS55178738U (ja) 1980-12-22
JPS5820971Y2 true JPS5820971Y2 (ja) 1983-05-02

Family

ID=29312782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7937479U Expired JPS5820971Y2 (ja) 1979-06-11 1979-06-11 ケ−ブル端末処理構造

Country Status (1)

Country Link
JP (1) JPS5820971Y2 (ja)

Also Published As

Publication number Publication date
JPS55178738U (ja) 1980-12-22

Similar Documents

Publication Publication Date Title
JP2002229679A (ja) Pcカード用スロット付電子機器及びpci拡張アダプタ
US5610801A (en) Motherboard assembly which has a single socket that can accept a single integrated circuit package or multiple integrated circuit packages
JPS5820971Y2 (ja) ケ−ブル端末処理構造
JP2822383B2 (ja) 電子回路装置
JPH03116997A (ja) シーケンサモジュール
JPH05108208A (ja) 拡張ユニツト装置
JPS5931261U (ja) サポ−ト端子とプリント基板との接続構造
JP2719136B2 (ja) 電子装置の保護回路
JPH01219918A (ja) 電子機器
JPS58132820U (ja) カ−ドラツク計器の構造
JPH0545968U (ja) 電子機器の外部インターフエース構造
JPS5852780U (ja) 印刷配線基板の取り付け構造
JPH066528Y2 (ja) 延長基板
JPH0313763Y2 (ja)
JPH01282896A (ja) プリント基板に対するケーブル接続方法
JPS5924326A (ja) プロセス用計算機と外部プロセスとの接続方式
JPH0348290U (ja)
JPS5993082U (ja) 電子機器用コネクタ
JPS60158787U (ja) 電子回路ユニツトの筐体への接地構造
JPS6087487U (ja) コネクタ付シ−ルド線ケ−ブルの接地接続構造
JPS5870686U (ja) 印刷回路基板用コネクタ
JPS6114469U (ja) 端末機器の接地装置
JPS59215683A (ja) 端子台装置
JPS59176179U (ja) ネスト形電子装置
JPH0550792U (ja) マザーボード立体構造