JPS58209212A - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPS58209212A JPS58209212A JP57091225A JP9122582A JPS58209212A JP S58209212 A JPS58209212 A JP S58209212A JP 57091225 A JP57091225 A JP 57091225A JP 9122582 A JP9122582 A JP 9122582A JP S58209212 A JPS58209212 A JP S58209212A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant current
- transistors
- mos
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013459 approach Methods 0.000 abstract description 3
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 1
- 239000000203 mixture Substances 0.000 abstract 1
- 230000010355 oscillation Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 241000277269 Oncorhynchus masou Species 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、バイポーラトランジスタとＭＯＳ−ＦＥＴを
組み合せたトランジスタ回路に関するものである。
組み合せたトランジスタ回路に関するものである。
従来、ＩＣ回路においては、第１図に示すような差動増
幅器が広く使用されていた。ここで、１．２け、差動増
幅器を構成する差動対のトランジスタ、５は定電流用の
トランジスタ、７は差動対トランジスタ１，２のバイア
ス電源、８は定電流用のトランジスタ乙のバイアス電源
で、定電流量は、この電圧と抵抗６の値によって定まる
。抵抗４，５け入力端子９．’００Å力電源１４の電圧
変化に対する差動対のトランジスタ１，２の電流変化を
電圧変化として出力端子Ｎ、＋２に乗シだすための抵抗
である。１５け電源供給端子である。
幅器が広く使用されていた。ここで、１．２け、差動増
幅器を構成する差動対のトランジスタ、５は定電流用の
トランジスタ、７は差動対トランジスタ１，２のバイア
ス電源、８は定電流用のトランジスタ乙のバイアス電源
で、定電流量は、この電圧と抵抗６の値によって定まる
。抵抗４，５け入力端子９．’００Å力電源１４の電圧
変化に対する差動対のトランジスタ１，２の電流変化を
電圧変化として出力端子Ｎ、＋２に乗シだすための抵抗
である。１５け電源供給端子である。
ここで、定電流トラン・、ンスタ５の出力インピーダン
スが、トランジスタ１，２の動作抵抗、すなわち、エミ
ッタからみたトランジスタ１，２の出力インピーダンス
に比べて、非富に大きく、理想的な定電流源と考えるこ
とができるならば。
スが、トランジスタ１，２の動作抵抗、すなわち、エミ
ッタからみたトランジスタ１，２の出力インピーダンス
に比べて、非富に大きく、理想的な定電流源と考えるこ
とができるならば。
その電流ＩＯ１入力電源１４の電圧をＶとしたときの差
動対トランジスタ１，２の電流Ｉｔ 、Ｉ２は周却−二
−痣）４＋・・） ・・・・・・・・・・・・・・・
・・（１４ｊ ｋＴ （ＦＦ） ’十・・） ・・・・・・・・・・・
・・・・・・（２）となる。こことんばポルツマン定数
、Ｔは絶対温度、ｑは電子のもつｔ向である。したがっ
て、トランジスタ１の電流変化ｄは、近似的に」＝１１
−Ｉ２シ２ＩＯμ二よ率）３＋土（丼５＋・・・）ＡＴ
５１ ＡＴ ５ｊ ＡＴ と表わされ、偶数次の高調波を除去することができ、第
２図に示す従来の完全エミッタ接地増幅器よりも歪が少
ないとされているＣ第２図で第１図と同一機能のものは
同一符号を付した。
動対トランジスタ１，２の電流Ｉｔ 、Ｉ２は周却−二
−痣）４＋・・） ・・・・・・・・・・・・・・・
・・（１４ｊ ｋＴ （ＦＦ） ’十・・） ・・・・・・・・・・・
・・・・・・（２）となる。こことんばポルツマン定数
、Ｔは絶対温度、ｑは電子のもつｔ向である。したがっ
て、トランジスタ１の電流変化ｄは、近似的に」＝１１
−Ｉ２シ２ＩＯμ二よ率）３＋土（丼５＋・・・）ＡＴ
５１ ＡＴ ５ｊ ＡＴ と表わされ、偶数次の高調波を除去することができ、第
２図に示す従来の完全エミッタ接地増幅器よりも歪が少
ないとされているＣ第２図で第１図と同一機能のものは
同一符号を付した。
このように差動増喝器は偶数次高調波のを抑圧する能力
があるのでＩＣ等ではこれらを組み合せた回路が信号増
幅回路とし７て多用されている−しかＬ実際には、トラ
ンジスタ３のコレクタからｔだインピーダンスは有！艮
であるので、必ずしも、完全には渦数次高Ａ波を相殺で
きない。
があるのでＩＣ等ではこれらを組み合せた回路が信号増
幅回路とし７て多用されている−しかＬ実際には、トラ
ンジスタ３のコレクタからｔだインピーダンスは有！艮
であるので、必ずしも、完全には渦数次高Ａ波を相殺で
きない。
−「なわち、一般に、トランジスタはコレクターエミッ
タ間の電圧により、実効的なベース幅が変化し、これに
よシ、コノフタ電流９よびエミッタ電流が変化する（「
バイポーラトランジスタつｈ作理論ｊ 、近代科学社、
Ｐ６！〜Ｐ６４）。したがって、トランジスタ３のコレ
クタからみたインピーダンスはトランジスタ１，２のエ
ミッタからＡたインピーダンス、す２よゎぢ動作抵抗γ
Ｃに対して、必ずし、も充分太きくｒ、ｃ（トランジス
タ、１の変化電流は１部、トランジスタ３のコレクタ側
；ても分流するので、トランジスタ２には完全に流入し
ない。このため、第１図の差動増遍器の偶数次高調波電
流の低減効果は少なく、出力端子＋＋、１２の出力信号
に偶数次高調波も含むことにＩよる。
タ間の電圧により、実効的なベース幅が変化し、これに
よシ、コノフタ電流９よびエミッタ電流が変化する（「
バイポーラトランジスタつｈ作理論ｊ 、近代科学社、
Ｐ６！〜Ｐ６４）。したがって、トランジスタ３のコレ
クタからみたインピーダンスはトランジスタ１，２のエ
ミッタからＡたインピーダンス、す２よゎぢ動作抵抗γ
Ｃに対して、必ずし、も充分太きくｒ、ｃ（トランジス
タ、１の変化電流は１部、トランジスタ３のコレクタ側
；ても分流するので、トランジスタ２には完全に流入し
ない。このため、第１図の差動増遍器の偶数次高調波電
流の低減効果は少なく、出力端子＋＋、１２の出力信号
に偶数次高調波も含むことにＩよる。
このコレクタ電圧ごツタ間電圧の変化に対丁；コレクタ
ー流の変化を夕）なくするにａ、トランジスタ構造のベ
ース幅を大きくてればよいが。
ー流の変化を夕）なくするにａ、トランジスタ構造のベ
ース幅を大きくてればよいが。
この場合電流増幅率（以後ｈｆｔと略す）が低下しく［
ＭＯＳトランジスタの動作理論」の近代科学ら士、２３
コ〜１）４０ ）、庫ＪＬ増幅素子でめるトランジスタ
の不米・機能能な損な〕ことになり、回路構成上多くの
問題が生ずる。１−１よりら、一般にＩＣでは、第１図
の差動増幅器ｃｄ、第６図の如く、それ￥組み合ごて一
用丁金ことが多く、この場合ｈｆｅの低下の弊薔か多い
。第５図において、第１図と同一・機能のは＋＋”ｊ
−爵号τ付し定。トランジスタ圓、５９ｖＪ第１図のバ
イアス電源７，８に和尚する工（ツタ・７１０アトラン
ジスタ、抵抗＋ ７ ＋ １８ ＋ ＋ ９ ’ｆ：ａ
差匂対トラ／ジスク１，２および定電流用のトランジス
タ３リバ１アス電圧を定める）でめの抵抗、ダイ万一ド
接続されたトランジスタ５６．５７ ｆゴバイアス用の
エミソソフオロアトラー／ジスタ５９および定電流用の
トランジスタ３２．１５２ 、５：１．５６のベース・
エミッタ間電圧の一度補償用でりる。抵抗２０，２１ｒ
Ｉ差＠対のトランジスタ１．２のベースバイアス抵抗、
トラン７メタ５０゜５１はそれぞれ定電流源トランジス
タ３２．弼によシ定電流バイアスを施されたエミッタフ
ォロア、トランジスタ３４ 、３５は定電流源トランジ
スタ５６とともに差動増幅器を構成する。ここで、トラ
ンジスタ５９は各定電流用のトランジスタ５９，５゜５
２．３３ｊ乙の共通のバイアス電源とｌ【っている。
ＭＯＳトランジスタの動作理論」の近代科学ら士、２３
コ〜１）４０ ）、庫ＪＬ増幅素子でめるトランジスタ
の不米・機能能な損な〕ことになり、回路構成上多くの
問題が生ずる。１−１よりら、一般にＩＣでは、第１図
の差動増幅器ｃｄ、第６図の如く、それ￥組み合ごて一
用丁金ことが多く、この場合ｈｆｅの低下の弊薔か多い
。第５図において、第１図と同一・機能のは＋＋”ｊ
−爵号τ付し定。トランジスタ圓、５９ｖＪ第１図のバ
イアス電源７，８に和尚する工（ツタ・７１０アトラン
ジスタ、抵抗＋ ７ ＋ １８ ＋ ＋ ９ ’ｆ：ａ
差匂対トラ／ジスク１，２および定電流用のトランジス
タ３リバ１アス電圧を定める）でめの抵抗、ダイ万一ド
接続されたトランジスタ５６．５７ ｆゴバイアス用の
エミソソフオロアトラー／ジスタ５９および定電流用の
トランジスタ３２．１５２ 、５：１．５６のベース・
エミッタ間電圧の一度補償用でりる。抵抗２０，２１ｒ
Ｉ差＠対のトランジスタ１．２のベースバイアス抵抗、
トラン７メタ５０゜５１はそれぞれ定電流源トランジス
タ３２．弼によシ定電流バイアスを施されたエミッタフ
ォロア、トランジスタ３４ 、３５は定電流源トランジ
スタ５６とともに差動増幅器を構成する。ここで、トラ
ンジスタ５９は各定電流用のトランジスタ５９，５゜５
２．３３ｊ乙の共通のバイアス電源とｌ【っている。
４０は直流阻止用の容量、４１ｖｉ入力信号である。
かかる構成とした場合、各定ＦＩＬｔｎ源トランジスタ
５，５２，５５．３６のコレクターエミッタ間電圧の変
化に対するそれぞれのコレクタ電流、エミッタ電流の変
化を小さくイるため、ベース幅を大きくした場合、先述
のようにｈｊｔが低下する。
５，５２，５５．３６のコレクターエミッタ間電圧の変
化に対するそれぞれのコレクタ電流、エミッタ電流の変
化を小さくイるため、ベース幅を大きくした場合、先述
のようにｈｊｔが低下する。
このため、コレクターエミッタ間電圧変化によるコレク
タ電流、エミッタ電流の変化の’／ｈｆｅのベース電流
変化となる。このベース電流変化げｈｆｇが小さくなっ
た分たり多くなる。畑うに。
タ電流、エミッタ電流の変化の’／ｈｆｅのベース電流
変化となる。このベース電流変化げｈｆｇが小さくなっ
た分たり多くなる。畑うに。
入力信号４１は、トランジスタＬ２，３で構成される差
動増幅器で増幅されるので、トランジスタ５２．５！、
５６のコレクタ電圧の変化が大きく、そのため、ベース
電流の変化も多くなる。このべ−ス底流変化はトランジ
スタ３９のエミッタ電流変化となるので、トランジスタ
５に変化分ρ；人入力たことになる。−ｆなわち出力信
号は１部入力に帰還されたことＫなる。トランジスタ３
のベース入力信号に対しては、差動対トランジスタ１．
２が直流的にも交流的にも完全にバランスがとれていれ
ば、抵抗４、抵抗５１Ｃ発生する信号電圧は同一極性、
同一振幅となるので問題ないか、一般に、アンバランス
とＩｒりその差電圧は。
動増幅器で増幅されるので、トランジスタ５２．５！、
５６のコレクタ電圧の変化が大きく、そのため、ベース
電流の変化も多くなる。このべ−ス底流変化はトランジ
スタ３９のエミッタ電流変化となるので、トランジスタ
５に変化分ρ；人入力たことになる。−ｆなわち出力信
号は１部入力に帰還されたことＫなる。トランジスタ３
のベース入力信号に対しては、差動対トランジスタ１．
２が直流的にも交流的にも完全にバランスがとれていれ
ば、抵抗４、抵抗５１Ｃ発生する信号電圧は同一極性、
同一振幅となるので問題ないか、一般に、アンバランス
とＩｒりその差電圧は。
差動対トランジスタ５４ 、５５、定電流源（・ランジ
スタ５６で構成される差動増・唱器にて増幅され発振が
生じやすくなる。差動対トランジスタ１，２は交流的に
はそれぞれ信号源４１のインピーダンスとペースバイア
ス抵抗２１となっているので、バランスは原理的にとれ
ない。したがって、必ず帰還が生ずることになり１発振
の恐れかは極めて犬となるっ このように歪をよくしようとすれば発振が生ずる恐れが
あシ１回＠設計には特別の配慮を要する。さらに定電源
トランジスタ５，５２，５５．５４にはエミッタ抵抗６
，２４，２５．５７を挿入しであるが、定電源トランジ
スタ５ 、５２ 、３５ 、５６の利得ヲ小すくするた
めのものである。
スタ５６で構成される差動増・唱器にて増幅され発振が
生じやすくなる。差動対トランジスタ１，２は交流的に
はそれぞれ信号源４１のインピーダンスとペースバイア
ス抵抗２１となっているので、バランスは原理的にとれ
ない。したがって、必ず帰還が生ずることになり１発振
の恐れかは極めて犬となるっ このように歪をよくしようとすれば発振が生ずる恐れが
あシ１回＠設計には特別の配慮を要する。さらに定電源
トランジスタ５，５２，５５．５４にはエミッタ抵抗６
，２４，２５．５７を挿入しであるが、定電源トランジ
スタ５ 、５２ 、３５ 、５６の利得ヲ小すくするた
めのものである。
このエミッタ抵抗の効果は次の通シである。
ＩＣ内において、出力端子１１の出力をトランジスタ６
６、抵抗６７で構成するエミッタフォロアにて低インピ
ーダンスで出力端子６５に導く場合、信号電流は一部、
アースライン抵抗５９に流れ、ここに信号電圧が発生す
る。一般にアースラインはＩＣレイアウト上、数本以上
になるので、例えば、バイアスを決めるトランジスタ５
６，５７．５８のアースラインが図示のごとく分離され
ていた場合、トランジスタ３のベース、エミッタ間１２
に、上記不要信号電圧が発生する。このため本来不必要
な抵抗６をトランジスタ６のエミッタに挿入し利得を下
げて発振を防止している。トランジスタ５２，５５．５
６のエミッタ抵抗も同様である。
６、抵抗６７で構成するエミッタフォロアにて低インピ
ーダンスで出力端子６５に導く場合、信号電流は一部、
アースライン抵抗５９に流れ、ここに信号電圧が発生す
る。一般にアースラインはＩＣレイアウト上、数本以上
になるので、例えば、バイアスを決めるトランジスタ５
６，５７．５８のアースラインが図示のごとく分離され
ていた場合、トランジスタ３のベース、エミッタ間１２
に、上記不要信号電圧が発生する。このため本来不必要
な抵抗６をトランジスタ６のエミッタに挿入し利得を下
げて発振を防止している。トランジスタ５２，５５．５
６のエミッタ抵抗も同様である。
本発明の目的は、上述の問題を屏決し、偶数次高調波の
抑圧効果によシ、発振の生じにく゛いトランジスタ回路
を実現するトランジスタ回路を提供するにある。
抑圧効果によシ、発振の生じにく゛いトランジスタ回路
を実現するトランジスタ回路を提供するにある。
本発明の主Ｖ！ｊＬは、バイポーラトランジスタとＭＯ
５構造のＦＥＴを混在するＩＣとし、第１．第２のバイ
ポーラトランジスタのエミッタにバイポーラトランジス
タ特性と独立Ｋ ト” ｌ／イーソース間インピダンス
ン制御できる’＋ＩＯ５溝造ＦＥＴを定電源とした定電
流回路をつくり、この回路を多段接続して、安定なトラ
ンジスタ回路を実現する）（ある。
５構造のＦＥＴを混在するＩＣとし、第１．第２のバイ
ポーラトランジスタのエミッタにバイポーラトランジス
タ特性と独立Ｋ ト” ｌ／イーソース間インピダンス
ン制御できる’＋ＩＯ５溝造ＦＥＴを定電源とした定電
流回路をつくり、この回路を多段接続して、安定なトラ
ンジスタ回路を実現する）（ある。
第４図は、本発明の基本となる構成で、差動増幅器を構
成ｆる差動対トランジスタ＋、２Ｆｉバイアス０ｉにて
、ゲートバイアスされた、エンハンスメント形ＡｆＯ５
ＦＥＴ６５を定電流源としている、ＩＣでは５周矧のよ
うにバイポーラトランジスタとＭＯＳＦＥＴを共存させ
る技術は、既に確立しているが１回路的ＦＣは、入力イ
ンピーダンスを高くする目的でのみ共存させる例が多く
、その他で、バイポーラトランジスタとＭＯＳ−ＦＥＩ
”のそれぞれの％徴を生かした列が少く１本発明はバイ
ポーラトランジスタとＭＯＳＦＥＴの％徴を生かした実
施例である。同図に２いて、第１図〜第６図と同一機能
のものｔコロ−符号を付した。６８はンース接地妊れた
エンハンスメント形ＦＥＴであって、−ｃのドレン【ｎ
−バ１アス電源Ｖ ｓ ２の電圧で一義的Ｇ（定めるこ
とができる。
成ｆる差動対トランジスタ＋、２Ｆｉバイアス０ｉにて
、ゲートバイアスされた、エンハンスメント形ＡｆＯ５
ＦＥＴ６５を定電流源としている、ＩＣでは５周矧のよ
うにバイポーラトランジスタとＭＯＳＦＥＴを共存させ
る技術は、既に確立しているが１回路的ＦＣは、入力イ
ンピーダンスを高くする目的でのみ共存させる例が多く
、その他で、バイポーラトランジスタとＭＯＳ−ＦＥＩ
”のそれぞれの％徴を生かした列が少く１本発明はバイ
ポーラトランジスタとＭＯＳＦＥＴの％徴を生かした実
施例である。同図に２いて、第１図〜第６図と同一機能
のものｔコロ−符号を付した。６８はンース接地妊れた
エンハンスメント形ＦＥＴであって、−ｃのドレン【ｎ
−バ１アス電源Ｖ ｓ ２の電圧で一義的Ｇ（定めるこ
とができる。
一般に１ｄＯ５−ＦＥｆも、トランジスタと同様ドレン
−ソース間電圧の髪化によシ、−ＷＯＳ講造の実効的な
ゲート・福が変化−「６二つで、ドＬ／ン側からみたイ
ンピーダンスは＊ＰＩｊ、でるる。し−ｂ１シ、バイポ
ーラとＭＯＳ−ＦＥＴを混在させた場合、バイポー２ト
ランジスタの特性とほぼ独立に、例えばゲートｔｄ化膜
・草を、ｔｉＩｌ−しＣ大きくすることができるので、
差動対トランジスタ１，２の動作抵抗に対して、充分大
きく′「ることかでき、理想的な定電流源に近でけるこ
と：）−できる。
−ソース間電圧の髪化によシ、−ＷＯＳ講造の実効的な
ゲート・福が変化−「６二つで、ドＬ／ン側からみたイ
ンピーダンスは＊ＰＩｊ、でるる。し−ｂ１シ、バイポ
ーラとＭＯＳ−ＦＥＴを混在させた場合、バイポー２ト
ランジスタの特性とほぼ独立に、例えばゲートｔｄ化膜
・草を、ｔｉＩｌ−しＣ大きくすることができるので、
差動対トランジスタ１，２の動作抵抗に対して、充分大
きく′「ることかでき、理想的な定電流源に近でけるこ
と：）−できる。
すなわち、この利点のため前述のように差動増幅器のト
ランジスタ１，２の電流の偶数次高調波の犬幅低ｌ戚が
可能となし、主出力端子Ｎ、＋２には偶数次高調波のな
い信号を得ることができる。
ランジスタ１，２の電流の偶数次高調波の犬幅低ｌ戚が
可能となし、主出力端子Ｎ、＋２には偶数次高調波のな
い信号を得ることができる。
第５図は本発明の実施例である。すなわちトランジスタ
１２を差動対とし、ＭＯＳ−ＦＥＴ ６Ｂを定電流源と
した第１の差動増幅器、この出力のバッファ用のＭＯＳ
−ＦＥＴ ６１を定電流源としたエミッタフォロア用ト
ランジスタ３０、ＭＯＳ−ＦＥ’ｒ ６２を定電流源と
したエミッタフォロワ用トランジスタ３１、さらに、こ
れらの出力を増幅する差動対トランジスタ３４ 、３５
およびＭＯＳ−ＦＥＴ６５を定電流源とした第２の差動
増幅器から構成されている。端子９に印加される入力信
号９け直流阻止用コンデンサ４０を介して、第１の差動
増幅器に印加され、多段増「嘔され、出力端子Ｎ、＋２
に、出力する。
１２を差動対とし、ＭＯＳ−ＦＥＴ ６Ｂを定電流源と
した第１の差動増幅器、この出力のバッファ用のＭＯＳ
−ＦＥＴ ６１を定電流源としたエミッタフォロア用ト
ランジスタ３０、ＭＯＳ−ＦＥ’ｒ ６２を定電流源と
したエミッタフォロワ用トランジスタ３１、さらに、こ
れらの出力を増幅する差動対トランジスタ３４ 、３５
およびＭＯＳ−ＦＥＴ６５を定電流源とした第２の差動
増幅器から構成されている。端子９に印加される入力信
号９け直流阻止用コンデンサ４０を介して、第１の差動
増幅器に印加され、多段増「嘔され、出力端子Ｎ、＋２
に、出力する。
このような回路構成とすれば、定電源用のＭＯＳ−ＦＥ
Ｔのドレン側出力インピーダンスハ、トランジスタの特
性と独立に、例えばゲート酸化膜の厚みを制御して、大
きくすることができるので。
Ｔのドレン側出力インピーダンスハ、トランジスタの特
性と独立に、例えばゲート酸化膜の厚みを制御して、大
きくすることができるので。
エミッタフォロアトランジスタまたは差動対トランジス
タの動作抵抗に対して充分大きくでき、理想的な定電流
源に近ずけることが可能となる。
タの動作抵抗に対して充分大きくでき、理想的な定電流
源に近ずけることが可能となる。
したがって、ＭＯＳ−ＦＥＴ ６Ｂ、６１，６２，６５
０ドレイン側の電圧が変化しても、定電流量は変化しな
いので、そのゲート側にも電圧変化、電流変化は生じな
い。このため、各ＭＯ５−ＦＥＴのゲートを共通にしエ
ミッタフォロア３９でバイアスされていても、後段のＭ
ＯＳ−ＦＥＴ６１．６２．６５のドレイン側電圧変化は
、初段のＭＯＳ−ＦＥｒ ６．＋のゲートには伝達され
ないので、発振は生じない。さらに同図構成においてＭ
ＯＳ−ＦＥｒはトランジスタに対して、相互コンダクタ
ンスは小さく設けできるのでソースに抵抗を入れなくて
も、アースライン抵抗に起因する発振は生じにくい。す
なわちＩｃレイアウト士で図示のとと〈アースライン抵
抗５９゜７１が挿入され、エミッタフォロアトランジス
タ６６の信号１！流変化によるアースライン抵抗５９の
不要信号電圧が発生し、これが、ＭＯＳ−ＦＥＴ ６Ｂ
のゲート−ソース間に印加されても発振の恐れが少ない
。ここで、ＭＯＳ−ＦＥＴ６１ 、６２で電流バイアス
さｎたＬミッタフォロアトランジスタ５０．５１を挿入
して説明したが、これら？除去した回路構成においても
同僚の効果のめることは明らかである。
０ドレイン側の電圧が変化しても、定電流量は変化しな
いので、そのゲート側にも電圧変化、電流変化は生じな
い。このため、各ＭＯ５−ＦＥＴのゲートを共通にしエ
ミッタフォロア３９でバイアスされていても、後段のＭ
ＯＳ−ＦＥＴ６１．６２．６５のドレイン側電圧変化は
、初段のＭＯＳ−ＦＥｒ ６．＋のゲートには伝達され
ないので、発振は生じない。さらに同図構成においてＭ
ＯＳ−ＦＥｒはトランジスタに対して、相互コンダクタ
ンスは小さく設けできるのでソースに抵抗を入れなくて
も、アースライン抵抗に起因する発振は生じにくい。す
なわちＩｃレイアウト士で図示のとと〈アースライン抵
抗５９゜７１が挿入され、エミッタフォロアトランジス
タ６６の信号１！流変化によるアースライン抵抗５９の
不要信号電圧が発生し、これが、ＭＯＳ−ＦＥＴ ６Ｂ
のゲート−ソース間に印加されても発振の恐れが少ない
。ここで、ＭＯＳ−ＦＥＴ６１ 、６２で電流バイアス
さｎたＬミッタフォロアトランジスタ５０．５１を挿入
して説明したが、これら？除去した回路構成においても
同僚の効果のめることは明らかである。
このように、本発明によれば、ＩＣ上にバイポーラトラ
ンジスタとＭＯＳ−ＦＥｌ’を共存させ、差動対トラン
ジスタのエミッタ側に接続される定電流源をＭＯＳ−Ｆ
Ｅｒと′することにより、理想的な定電流源に近ずける
ことができ偶数矢高−波の少い差動増幅器を実現するこ
とができ、これらを多段に接続しても発振の恐ｎのない
ものにすることができる。
ンジスタとＭＯＳ−ＦＥｌ’を共存させ、差動対トラン
ジスタのエミッタ側に接続される定電流源をＭＯＳ−Ｆ
Ｅｒと′することにより、理想的な定電流源に近ずける
ことができ偶数矢高−波の少い差動増幅器を実現するこ
とができ、これらを多段に接続しても発振の恐ｎのない
ものにすることができる。
第１図（げ、従来・つ差動増幅器を示′を図、第２図は
、エミッタ接地トランジスタ増幅器を示す図、第３ｄｒ
ｔ従米つ多段の増幅回路を示す図、第４図は本−Ａ明τ
説明するための図、第５図は本発明の実施例を示す図で
ある。 １．２・・・トランジスタ。 ろ・・・定電流源トランジスタ。 ＋５，６Ｑ、ｂｌ、６２．６５− ｉ ７１流源用６０
ＭＯＳ−ＦＥＴ 。 ９・・・入力端子、 １１ 、＋２・・・出力端
子。 代理人升理土 薄 １）利 幸 オ ３ 図 ｆ ５図
、エミッタ接地トランジスタ増幅器を示す図、第３ｄｒ
ｔ従米つ多段の増幅回路を示す図、第４図は本−Ａ明τ
説明するための図、第５図は本発明の実施例を示す図で
ある。 １．２・・・トランジスタ。 ろ・・・定電流源トランジスタ。 ＋５，６Ｑ、ｂｌ、６２．６５− ｉ ７１流源用６０
ＭＯＳ−ＦＥＴ 。 ９・・・入力端子、 １１ 、＋２・・・出力端
子。 代理人升理土 薄 １）利 幸 オ ３ 図 ｆ ５図
Claims (1)
- 【特許請求の範囲】 １、 第１．第２のバイポーラトランジスタのエミッタ
を共通に接続し、該接続点をソース接地された。％ｌ０
５−ＦＥＺ”のドレインを接続し、該ＦＥＴを定電流源
とした構成を多段に接続し、上記定電源用のＭＯＳ−Ｆ
ＥＴのゲートに共通のバイアスを与えたことを特徴とす
るトランジスタ回路。 ２、 上記多段に構成された１回路な同−ＩＣチップ上
に構成したことを特徴とする特許請求の範囲第１項記載
のトランジスタ回路。 ５、 上記ＭＯ５−ＦＥＴをエンバンスメント形ヲ用い
、ンース電債を接地しゲートを共通バイアス源に接続す
ることを特徴とする特許請求の範囲第１項又は第２項記
載のトランジスタ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57091225A JPS58209212A (ja) | 1982-05-31 | 1982-05-31 | トランジスタ回路 |
| EP83105329A EP0097825A3 (en) | 1982-05-31 | 1983-05-30 | Transistor amplifier with constant current source |
| US06/499,246 US4590438A (en) | 1982-05-31 | 1983-05-31 | Bipolar transistor circuit with FET constant current source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57091225A JPS58209212A (ja) | 1982-05-31 | 1982-05-31 | トランジスタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58209212A true JPS58209212A (ja) | 1983-12-06 |
Family
ID=14020475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57091225A Pending JPS58209212A (ja) | 1982-05-31 | 1982-05-31 | トランジスタ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4590438A (ja) |
| EP (1) | EP0097825A3 (ja) |
| JP (1) | JPS58209212A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0648595B2 (ja) * | 1982-08-20 | 1994-06-22 | 株式会社東芝 | 半導体記憶装置のセンスアンプ |
| JPS60136084A (ja) * | 1983-12-26 | 1985-07-19 | Hitachi Ltd | 半導体集積回路装置 |
| JPS62154287A (ja) * | 1985-12-27 | 1987-07-09 | Hitachi Ltd | 半導体メモリ装置 |
| US5287016A (en) * | 1992-04-01 | 1994-02-15 | International Business Machines Corporation | High-speed bipolar-field effect transistor (BI-FET) circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3644838A (en) * | 1970-06-11 | 1972-02-22 | Rca Corp | Amplifier using bipolar and field-effect transistors |
| US4068184A (en) * | 1977-02-14 | 1978-01-10 | Rca Corporation | Current mirror amplifier |
| US4460874A (en) * | 1981-08-14 | 1984-07-17 | American Microsystems, Incorporated | Three-terminal operational amplifier/comparator with offset compensation |
-
1982
- 1982-05-31 JP JP57091225A patent/JPS58209212A/ja active Pending
-
1983
- 1983-05-30 EP EP83105329A patent/EP0097825A3/en not_active Withdrawn
- 1983-05-31 US US06/499,246 patent/US4590438A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0097825A3 (en) | 1984-12-27 |
| EP0097825A2 (en) | 1984-01-11 |
| US4590438A (en) | 1986-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4728900A (en) | Balanced differential amplifier | |
| US5896063A (en) | Variable gain amplifier with improved linearity and bandwidth | |
| US4459555A (en) | MOS Differential amplifier gain control circuit | |
| US8410854B2 (en) | Semiconductor integrated circuit device | |
| EP0472340A1 (en) | A compensation method and apparatus for enhancing single ended to differential conversion | |
| GB1518961A (en) | Amplifier circuits | |
| US6218902B1 (en) | Wide-band linearization technique | |
| US4839609A (en) | Differential amplifier | |
| JPH0213487B2 (ja) | ||
| JPS62176315A (ja) | 電子増幅器 | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| JPS58209212A (ja) | トランジスタ回路 | |
| JPH05206751A (ja) | クラスａ増幅器用動的バイアス | |
| JPS6096005A (ja) | ダイエリアを効率的に用いたノイズのないカスコード回路 | |
| JPS58139506A (ja) | 差動増幅回路 | |
| US4060770A (en) | Differential amplifier | |
| JPS6132842B2 (ja) | ||
| US4500849A (en) | Low noise power amplifier circuit | |
| JPH0310244B2 (ja) | ||
| JPH02113710A (ja) | ミキサ回路 | |
| JPH051649B2 (ja) | ||
| JP3052039B2 (ja) | 入力アンプ回路 | |
| JPH05327368A (ja) | 増幅回路 | |
| JPH0145241B2 (ja) | ||
| JPH0374965B2 (ja) |