JPS58209116A - シリコンエピタキシヤル層の形成方法 - Google Patents

シリコンエピタキシヤル層の形成方法

Info

Publication number
JPS58209116A
JPS58209116A JP9282182A JP9282182A JPS58209116A JP S58209116 A JPS58209116 A JP S58209116A JP 9282182 A JP9282182 A JP 9282182A JP 9282182 A JP9282182 A JP 9282182A JP S58209116 A JPS58209116 A JP S58209116A
Authority
JP
Japan
Prior art keywords
layer
silicon
single crystal
substrate
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9282182A
Other languages
English (en)
Inventor
Takaaki Kimura
記村　隆章
Hideki Yamawaki
秀樹 山脇
Masayuki Chifuku
地福　正幸
Masaru Ihara
賢 井原
Yoshihiro Arimoto
由弘 有本
Shigeo Kodama
児玉　茂夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9282182A priority Critical patent/JPS58209116A/ja
Publication of JPS58209116A publication Critical patent/JPS58209116A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａｌ　　発明の技術分野 本地ｆ４は欠陥密度の少いンリコンエビタキ／ｆル層の
形成方法に関する。
（ｂ）　　技術の背景 ＩＣ，ＬＳＩなとの半導体デバイスにおいて素子間分離
を確実に行う方法として、また高耐圧のデバイスを作る
方法としてサファイア（α−Ａ　ｌ　ｓ　Ｏｓ　）やス
ビイ、ル（ＭｇＯ−ｈｌ、ｔ−）、）の絶１＃、基板上
に７リコンヲヘテロエビタキ／ヤル晟長さ干て産仮とし
、これを１（用してデバイスを形成することが行わｔし
ている。
と５で一般に行われる方法としては基板表面の研摩層を
除去する前処理を行った後シラン５ＩＨ４）を化学気相
成長法（ＣＶＤ）によシ熱分解させて絶縁基板上にシリ
コン単結晶を成長させている。
さてＣＶＩ′）で一般に使用されるシリコン化合物とし
てはＳｉＨ，以外に三塩化シリコン（ＳｉＨｃＬ、Ｉ！
−」塩化シリコン（Ｓｉｃｌ、）などがあるがこのよう
な塩化物では成長時に発生した塩化水素（Ｈｃｌによる
シリコンのエツチングが行なわれ乍ら成長するため選択
性が独＜、そのためサファイアやスピネルの上には成長
しにく＼、もし成長する場合も多結晶になシ易い。
それ故にシリコンをへテロエピタキシャル成長させる目
的には５ｉＨ−が専ら使用さｎている。
然し乍らシリコン基板上にシリコンをエヒタキンヤル成
長δぜるにはこｔｌらの塩化物を含む総べての／リコン
化合物の使用が可能であり、この際成長速度、欠陥密度
、表面の凹凸などの性質は使用するシリコン化合物の種
類によシ変化するものである。
本’ｒｔＷは半導体ツバイスの形成に適した久陥密友ノ
少い／リコンエビタキシャル層の形成方法に関するもの
でるる。
（Ｃ）　　従来孜術と間斌点 サファイア全基板としてシリコンをヘテロエピタキシャ
ル成長させて半導体デバイスが形成石れていることにつ
いて〈グ既に述べたが、コストタウンの見地からサファ
イアに代ってシリコン単結晶ヲ庁いる佼術も既に実用化
されており、この場合基もの杷ｗ、抵抗を＾めるために
エピタキンヤル成長杷縁層（ＥＧＩ）としてスピネル単
結晶をエビタキ７ヤル欣愛、コもだものが用いらｎでい
る。
すなわちンリコン単結晶基板上忙マグネシャ・スヒ子ル
（ｌＶｌｇＯ−Ａ　Ｉ　２０ｍ　）などのスビイ・ルヲ
成長Ｇぜた懐、吏ｉ（この上に７リコン半導体層をヘテ
ロエビタキ／ギル瓜長嘔ぜｒばスピネルが絶縁物でるる
ため素子間分離が雄実に行われた半導体デバイスか形成
されることになる。
第１区はか＼るエヒタキンヤル庵の断面形状を示すもの
で、シリコン基板ｌの上にマク不ノヤ・スビイ・ルカ・
らなるＥＧＩ層２を設けたものを基モノとし、この上に
シラン（Ｓ　ＩＨ４／なとのシリコン水素化物を用いて
シリコン（Ｓｉ）／ｉ３をヘテロエピタキシャル成長さ
セた場合である。
こ＼で／リコン水素化物系は力也曲に対する腐蝕性が無
いため　基板上の欠陥の刹≠に比転的影瞥され″ｆＫ飲
艮か落行すると云う９夕（がをり、そのため熱分解によ
り成長装賑内に生じた８１作粉末を取シ込み易くまた基
板面上の点欠陥など炙・その１＼として結晶成長が進行
する傾向が七る−そのため例えはシリコンｌ１ｌｌｉ３
をシランを用いて４０〔μｍ）程度の厚さ１でエビタキ
ンヤル成長ヲ付うと、表６の凹［・−４は１５〜２０〔
μｍ〕に及んで〆すまた表面：ｌこは１０°〜１０’ｊ
ｃｎ　’　１の数多くｔつ点欠陥をもつ。従って、取Ｊ
−朕の品りの、公、］（−眼艮する心安がそった。
（ｄ〕　鈍乞の目的 本）６明はシリコノとは異なる栃料からなる基体上Ｋｓ
ｉをヘテロエピタキシャル成長させるに当って平滑で且
つ点欠陥数の少い成長方法を提供することを目的とする
。
（ｅｉ　　侮６の構成 本発明の前記目的は、シリコン以外の４イ料から成るｊ
Ｄ　ン晶基板上にシリコ／革結晶増をエピタキシャル成
長するに際し、該単結晶基板上にシリコン氷菓化物を用
いて第１のシリコン単結晶層を形成し１．−第Ｉの／リ
コン早給晶泗上にツ４記シリコン水素１［；付物を除く
シリコン化合物を用いてに７２のシリコン単結晶層を形
成することによ＃）達成される。
（ｆ）発明の失り例 本Ｅ明は結晶成長に反用する／リコン化合物の恰負に債
存してエヒタキシャル５に長状態が変花することをオＩ
Ｊ用して点欠陥の少いシリコン単結晶層ｒ得んとするも
のである。
先に配したよりにＳｉｃｌｍのようなシリコノ場化物を
用いる場合は選択”土が二層であるためＥＧＩ層の上に
エピタキンヤルｈ長をイーうことは困難であるが、Ｓｉ
上に成長させることは容易で塗る。
第２図は本発明の一実に例を示すもので、ＳＩ！−板１
上に形成された厚さ０２〜１〔μｍ〕のＥＧＩ層２の上
に５ｊＨｉを用いてＳｌの第１層５を成長させた後Ｓ　
ｉ　ｃ　１４を用いてＳｔの第２：伽６を成長させた場
合の断面形状を示している。
なお成長条社は、莢１１瞥５では成長弧度１０５０〔℃
〕、成長速度０．５［μｍ／分〕また取艮腹厚１０〔μ
ｍ）でンク、’ｌ’　、Ｉ’ｍ　第２　ｆｆ！ではｊｉ
ｙＪ　４温反□”　ｔ　Ｏ５０〔℃〕と変らないが成長
速度け０４３〔μｍ／分〕また！↓）ｉｆ：＝膜厚（伐
３０〔μｍ〕でンる。
このように２ｒ＝ｇ、ｆｆｌで飲長さゼア−／：・コン
結晶のり・面状態を従来のシリコン水化物を熱分解ざ−
・、て得られる一層溝造のものと比較すなと次のような
％徴が見られる。
（１）表面の凹凸が０．５〔μｍ〕以下と小ヒくする。
（２）点欠陥の数は１０”〜１０’シｃ＋ｎ−”］に、
・・；、少する。
以上のことから本実・５セ・によ、ｆＩばヘテロエヒク
キシャルｈ又長に当ってまず基板に対して選択性のない
ンリコン水素・−物を用いてＳｉ層を形成し、次にメ択
性のある塩化シリコンなどのシリコン化合物を用いてエ
ピタキシャルＪｉ′ｉ、長を行うこと１てよシ平担で点
欠陥数の少いＳｉエビタキンヤル層を得るもので勘る。
次に更に少欠陥数の少いＳｉ結晶層を倚る目的に対［１
，ては今まで配した方法を繰返すことにより実機が可能
である。
第３図は不発明の他の実施？１ｊを示すもので、シリコ
ン＋敬１の上に形成されたＥＧ　Ｉ　１％　２の上に１
ｆ基孜の選択性のないンリコン水素化物例えばＳｊＨ，
を用いてＳｌの第１層５′？を形成し、次に基板選訳性
のをるシリコン塩化ｖＪ例えば５ｉｃｌ＊を用いてＳｉ
の第２層６の形成を行い、次に基板選択針のないシリコ
ン化合物を用いてＳｉの第３，５層７．９のセ成を行い
、また基板ｉ！ｆ性のある５ｉｃｌａｆ！：用いてＳｉ
の第４，６層８，１０の形成を行い、このように必要と
する厚さ１で繰返しエピタキシャル層長を続ける。
本夷淀、例では　各：九；ンを焉５〔μｍ〕程ｉ７−と
し、７．８．會形販することによりＳｉエビタキ／ヤル
層の全体のツギさを約３０〜４０［μｍ７１　］　Ｔ’
＝変とする。
本実丸例シ（よ！１．は、点欠陥数を低范できる（よか
つでなく、肋欠陥数も元来の１０′〜１０°〔（ｍ　〕
からＬ　Ｏ’　〜１０６〔ｃｍ　”　　に低敷でき、且
つ平担な８１成長膜を得ることが−Ｃ坊る。
（ｇ）発明のヌづ来 不発明の夫流によシ従来のエピタキシャル層長層に炊べ
て欠陥５（が少く二つ平担なＳ１エヒタキシャルｌ−の
級友−・可能となった。
４　口面のν単な伏鴫 況１区・は被米のへテロエピタキシャル層の斬面概造、
第２図あ・よひ第３区は本＃明にか＼る方法により形成
したンリコンエビタキシャル順の断面構造のＬ６６図で
ある０ 図にあ・いて、 １は／リコン基根、２はＥＧＩＪＩＩ　３はシリコン層
、５は７リコンの第１層、６は萬２，１−０１１図　　
　第　２ 図　　　茅　ヲ口

Claims (1)

    【特許請求の範囲】
  1. ｌ　シリコン以外の材料から成る単結晶基板上にシリコ
    ン単結晶層をエピタキシャル成長するに際し、該単結晶
    基板上にシリコン水素化物を用いて第１のシリコン単結
    晶層を形成し、該第１のシリコン単結晶層上に前記シリ
    コン水素化物全線くシリコン化合物を用いて第２の７リ
    コン箪結晶層を形成する工程ｋＮすることを特許とする
    シリコンエピタキシギル層の形成方法。
JP9282182A 1982-05-31 1982-05-31 シリコンエピタキシヤル層の形成方法 Pending JPS58209116A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9282182A JPS58209116A (ja) 1982-05-31 1982-05-31 シリコンエピタキシヤル層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9282182A JPS58209116A (ja) 1982-05-31 1982-05-31 シリコンエピタキシヤル層の形成方法

Publications (1)

Publication Number Publication Date
JPS58209116A true JPS58209116A (ja) 1983-12-06

Family

ID=14065092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9282182A Pending JPS58209116A (ja) 1982-05-31 1982-05-31 シリコンエピタキシヤル層の形成方法

Country Status (1)

Country Link
JP (1) JPS58209116A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4834831A (en) * 1986-09-08 1989-05-30 Research Development Corporation Of Japan Method for growing single crystal thin films of element semiconductor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4834831A (en) * 1986-09-08 1989-05-30 Research Development Corporation Of Japan Method for growing single crystal thin films of element semiconductor

Similar Documents

Publication Publication Date Title
Manasevit et al. The use of metal‐organics in the preparation of semiconductor materials: I. Epitaxial gallium‐V compounds
Lambrecht et al. Diamond nucleation by hydrogenation of the edges of graphitic precursors
JP2021527610A (ja) サファイア基板に基づく酸化ガリウム薄膜、その成長方法、及び使用
Zheleva et al. Lateral epitaxy and dislocation density reduction in selectively grown GaN structures
JP2009218575A (ja) 半導体基板の製造方法
US9758902B2 (en) Method for producing 3C-SiC epitaxial layer, 3C-SiC epitaxial substrate, and semiconductor device
KR102207923B1 (ko) 다층 그래핀 구조체의 형성 방법
JP2006521015A (ja) シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法
KR20130141575A (ko) Iii족-질화물을 형성하는 방법 및 이와 같은 방법에 의해 형성되는 구조
KR930001304A (ko) 범위를 조절할수 있는 저산소 영역을 가진 에피탁시(epitaxy)코팅 반도체 웨이퍼 및 그 제조방법
CN105575770B (zh) 带碳化硅膜基板及其制造方法、以及半导体装置
US20240052521A1 (en) Methods of forming silicon carbide coated base substrates at multiple temperatures
JPS58209116A (ja) シリコンエピタキシヤル層の形成方法
JP2023504594A (ja) Ｒｆ用途を目的とした複合構造のためのハンドル基板を形成するためのプロセス
McGinn et al. Defect characterization in monocrystalline silicon grown over sio2
Abavare et al. Atomic reconstruction and electron states at interfaces between 3 C-SiC (111) and Si (110)
JP2012031012A (ja) 立方晶炭化珪素膜の製造方法
JPH04315419A (ja) 元素半導体基板上の絶縁膜／化合物半導体積層構造
US6955985B2 (en) Domain epitaxy for thin film growth
JP2016092399A (ja) 炭化ケイ素膜付き基板、炭化ケイ素膜付き基板の製造方法、及び、半導体装置
KR20200054655A (ko) 그래핀 패턴의 합성 방법 및 이를 이용한 전광 모듈레이터의 제조 방법
JPS62171999A (ja) ３−ｖ族化合物半導体のエピタキシヤル結晶成長方法
JPS63182811A (ja) 化合物半導体のエピタキシヤル成長方法
Shimizu et al. High-rate OVPE-GaN crystal growth at a very high temperature of 1300° C
Yan et al. Multi-wafer 3C-SiC thin films grown on Si (100) in a vertical HWLPCVD reactor