JPS58206285A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPS58206285A JPS58206285A JP57089348A JP8934882A JPS58206285A JP S58206285 A JPS58206285 A JP S58206285A JP 57089348 A JP57089348 A JP 57089348A JP 8934882 A JP8934882 A JP 8934882A JP S58206285 A JPS58206285 A JP S58206285A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- signals
- clock
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、テレビ文字多重信号の様にｒ−タは号に先立
って周菫数の定まったバースト状のクロック（以下クロ
ックランイン信号ト呼））がある信号のサンプルタイミ
ングを自動的に最適位相に設定するのに適した位相同期
回路に関する。
って周菫数の定まったバースト状のクロック（以下クロ
ックランイン信号ト呼））がある信号のサンプルタイミ
ングを自動的に最適位相に設定するのに適した位相同期
回路に関する。
従来テレビ文字多重信号のす／ｆルタイミングの確立は
、カラーサブキャリア周波数ｆ３ｃ（ｆｓｃ ＝ ３．
ｓ７９ｓ４５ＭＨｚ）より８１５７ｓ ｃ （５，７２
７２７２ＭＨｚ ）全作シ、これを２分周した信号とク
ロックランイン信号とを位相同期ループで同期させるこ
とによって実現していた。
、カラーサブキャリア周波数ｆ３ｃ（ｆｓｃ ＝ ３．
ｓ７９ｓ４５ＭＨｚ）より８１５７ｓ ｃ （５，７２
７２７２ＭＨｚ ）全作シ、これを２分周した信号とク
ロックランイン信号とを位相同期ループで同期させるこ
とによって実現していた。
第１図に、日本におけるテレビ文字多重放送の信号形式
を示す。即ち、第１図Ｃ＆）に示アように垂直帰線期間
内の１０〜２１ラインのｒＰ１７ｉ：ヘラ多重信号１０
が挿入されている。Ｈは水平同期信号、ＳＣはカラーサ
ブキャリアである。ヘッダ一部１ノの先頭には、第１図
（ａ） （ｂ）のように２Ｊ３６３６３６ｈｍｉｚのク
ロ、り８サイクルの固定ノーターン信号からなるクロッ
クランイン信号ＣＲＩがある。
を示す。即ち、第１図Ｃ＆）に示アように垂直帰線期間
内の１０〜２１ラインのｒＰ１７ｉ：ヘラ多重信号１０
が挿入されている。Ｈは水平同期信号、ＳＣはカラーサ
ブキャリアである。ヘッダ一部１ノの先頭には、第１図
（ａ） （ｂ）のように２Ｊ３６３６３６ｈｍｉｚのク
ロ、り８サイクルの固定ノーターン信号からなるクロッ
クランイン信号ＣＲＩがある。
なおＦＣはフレーミングコードである。サンプルタイミ
ングはこのクロ、クランイン信号ＣＲＩ Ｋより決定す
る必要があるが、８サイクルで位相を一致させても大雑
把な範囲でしか位相同期をとることができず、正しいサ
ンプルタイミングを得ることが難かしかった。正しいサ
ンプルタイミングが得られないとき、その誤差が大きく
なれば受信信号の復号エラーとなる。
ングはこのクロ、クランイン信号ＣＲＩ Ｋより決定す
る必要があるが、８サイクルで位相を一致させても大雑
把な範囲でしか位相同期をとることができず、正しいサ
ンプルタイミングを得ることが難かしかった。正しいサ
ンプルタイミングが得られないとき、その誤差が大きく
なれば受信信号の復号エラーとなる。
第２図に従来から行なわれている、クロックランイン信
号ＣＲＩを用いた位相同期ループの構成を示す。カラー
サブキャリア周波数ｆｓｃより８１５ｆｓｃのクロ、り
ＣＫｏ全作シ、これを一定間隔ごとに出力タッグのある
タッグ付遅延６２７を通して、一定量ずつ順次位相のず
れｆＣ僅数個のクロックを発生する。この複数個のクロ
、りａ２浅択器２６でそのうちの一つが選択さｎ、分局
器２５で２分周されて位相比較器２１に一方の入力とし
て与えられる。ｌたクロックランイン１号ＣＲＩは位相
比較６２１Ｖｃ他方の入力として与えられる。位相比較
器２１は例えば乗算器などで構成され、２つの信号の位
相差に高調波の混在した信号を出力する。この信号は適
当なループフィルタ２２で高域成分除去がなされ、アン
グ２３で利得調整され制御器２４へ送られる。
号ＣＲＩを用いた位相同期ループの構成を示す。カラー
サブキャリア周波数ｆｓｃより８１５ｆｓｃのクロ、り
ＣＫｏ全作シ、これを一定間隔ごとに出力タッグのある
タッグ付遅延６２７を通して、一定量ずつ順次位相のず
れｆＣ僅数個のクロックを発生する。この複数個のクロ
、りａ２浅択器２６でそのうちの一つが選択さｎ、分局
器２５で２分周されて位相比較器２１に一方の入力とし
て与えられる。ｌたクロックランイン１号ＣＲＩは位相
比較６２１Ｖｃ他方の入力として与えられる。位相比較
器２１は例えば乗算器などで構成され、２つの信号の位
相差に高調波の混在した信号を出力する。この信号は適
当なループフィルタ２２で高域成分除去がなされ、アン
グ２３で利得調整され制御器２４へ送られる。
くれは選択器２６を制御するもので、例えばア、グダウ
ンカウンタなどで構成され、タイミング回路からのタイ
ミング信号ＴＣにょ）アップ又にダウンカウントを行な
い、そのカウント出力が選択器２６に送られる。この様
な位相同期ループで選択器２６はクロ、クランイン信号
ＣＲＩと所定の位相関係にある１つのクロ、りを出力す
る。この選択された１つのクロックは、回路に固有の位
相差を調整するため、移相器２８を介してサンプルクロ
、りＳＣＫとなる。
ンカウンタなどで構成され、タイミング回路からのタイ
ミング信号ＴＣにょ）アップ又にダウンカウントを行な
い、そのカウント出力が選択器２６に送られる。この様
な位相同期ループで選択器２６はクロ、クランイン信号
ＣＲＩと所定の位相関係にある１つのクロ、りを出力す
る。この選択された１つのクロックは、回路に固有の位
相差を調整するため、移相器２８を介してサンプルクロ
、りＳＣＫとなる。
この様なループで原理的にはクローツクランイン信号Ｃ
ＲＩと所定の位相関係にあるサングルクロ、りＳＣＫを
得ることができるが、第１図の様（（文字多重信号では
クロ、クランイン信号ＣＲＩは８サイクルのバースト信
号しかないため、精度よく位相同期を確立することはき
わめて難しい。
ＲＩと所定の位相関係にあるサングルクロ、りＳＣＫを
得ることができるが、第１図の様（（文字多重信号では
クロ、クランイン信号ＣＲＩは８サイクルのバースト信
号しかないため、精度よく位相同期を確立することはき
わめて難しい。
又、文字多重信号は、ｌフィールドに１〜数ライン重畳
された信号であシ、毎フィールドのクロックランイン信
号ＣＲＩが全て、カラーサブキャリアと常に一定位相の
関係にあるときは、文字多重信号の度に又は、フィ→レ
ド毎に位相同期の逐次修正が行なえるが、信号の位相関
係が重畳ラインごとに異なっている時は重畳ライン毎に
別々の位相同期を行なわなければならず、又、フィール
ド毎にカラーサブキャリアに対しクロ、クランイン信号
ＣＲＩの位相が異なる時は、上記の様な逐次修正の位相
同期は行なえない。
された信号であシ、毎フィールドのクロックランイン信
号ＣＲＩが全て、カラーサブキャリアと常に一定位相の
関係にあるときは、文字多重信号の度に又は、フィ→レ
ド毎に位相同期の逐次修正が行なえるが、信号の位相関
係が重畳ラインごとに異なっている時は重畳ライン毎に
別々の位相同期を行なわなければならず、又、フィール
ド毎にカラーサブキャリアに対しクロ、クランイン信号
ＣＲＩの位相が異なる時は、上記の様な逐次修正の位相
同期は行なえない。
実際、文字多重信号はフィールド毎にカラーサブキャリ
アと一定の位相関係にあるとは限らず、又、１フイール
ドに複数ラインの文字信号が重畳さｎている時、−役、
Ｃそれらのクロックランイン信号ＣＲＩの位相はカラー
サグキャリアと互いに異なる位相関係にある。又、これ
以外にも例えば文字信号の番組変更の時にも位相が変っ
り得るものである。これらの理由により、従来、文字多
重信号のサンプルタイミングの確立はきわめて難しく、
充分な精度で行なえないのが実情であった。
アと一定の位相関係にあるとは限らず、又、１フイール
ドに複数ラインの文字信号が重畳さｎている時、−役、
Ｃそれらのクロックランイン信号ＣＲＩの位相はカラー
サグキャリアと互いに異なる位相関係にある。又、これ
以外にも例えば文字信号の番組変更の時にも位相が変っ
り得るものである。これらの理由により、従来、文字多
重信号のサンプルタイミングの確立はきわめて難しく、
充分な精度で行なえないのが実情であった。
本発明の目的は、テレビ文字多重信号におけるクロ、ク
ランイン信号と、サンプルクロックのような２種の信号
間の位相同期を少ないサンプル数の参照期間だけで充分
な精度で確立することができる位相同期回路を提供する
ことである。
ランイン信号と、サンプルクロックのような２種の信号
間の位相同期を少ないサンプル数の参照期間だけで充分
な精度で確立することができる位相同期回路を提供する
ことである。
本発明は単一周波数の第１のは号と、周波数イ
が一定で互いに位相の異なる復？ａ個の第２の信号全作
成する原信号から作成された複数個の比奴用信号とを位
相比較し、そ・Ｄ立相比咬嫡果をｒイジタル信号に変換
してなる選択信号によって、第２の信号のうち第１の信
号と所定の位相関係にある唯一の信号を選択することに
よシ、両信号を位相同期させることを特徴上している。
成する原信号から作成された複数個の比奴用信号とを位
相比較し、そ・Ｄ立相比咬嫡果をｒイジタル信号に変換
してなる選択信号によって、第２の信号のうち第１の信
号と所定の位相関係にある唯一の信号を選択することに
よシ、両信号を位相同期させることを特徴上している。
本発明によれば、従来の位相同期ループのように時間軸
方向において位相関係の逐次修正を行なうことなく、少
ないサンプル数の参照区間だけで原理的には（Ｓ／Ｎの
良い状態では）信号の１周期分の参照区間内での比較動
作によって位相同期が確立できる。従って、特にテレビ
文字多重信号における時間的に短いクロックランイン信
号とサンプルクロックとの位相同期を行なうのに最適で
ある。
方向において位相関係の逐次修正を行なうことなく、少
ないサンプル数の参照区間だけで原理的には（Ｓ／Ｎの
良い状態では）信号の１周期分の参照区間内での比較動
作によって位相同期が確立できる。従って、特にテレビ
文字多重信号における時間的に短いクロックランイン信
号とサンプルクロックとの位相同期を行なうのに最適で
ある。
第３図に本発明の一実施例に係る位相同期回路を示す。
図において、第１の入力端子３１にはテレビ文字多重信
号中のクコ、クランイン信号ＣＲＩ （２Ｊ３６３６３
６ＭＨｚ）が入力される。コノクロックランイン信号Ｃ
ＲＩは、波形の整形のため帯域通過フィルタ（ＢＰＦ）
３２を通り、位相比較器３３ａ、３３ｂのＬ端子に入
力される。ＢＰＦ、？、？は性能同士等の必要に応じて
使われるもので、原理上はこれを用いない構成で実施で
きる。この位相比較器３３ｈ 、３３ｂのＬ端子入力の
信号ｔ” ｓｔｎ ｘで表わすことにする。
号中のクコ、クランイン信号ＣＲＩ （２Ｊ３６３６３
６ＭＨｚ）が入力される。コノクロックランイン信号Ｃ
ＲＩは、波形の整形のため帯域通過フィルタ（ＢＰＦ）
３２を通り、位相比較器３３ａ、３３ｂのＬ端子に入
力される。ＢＰＦ、？、？は性能同士等の必要に応じて
使われるもので、原理上はこれを用いない構成で実施で
きる。この位相比較器３３ｈ 、３３ｂのＬ端子入力の
信号ｔ” ｓｔｎ ｘで表わすことにする。
一方、第２の入力端子４０には周波数８１５ ｆ９ｃ（
５，７２７２７２ＭＨｚ）のサンプルクロック原信号Ｃ
Ｋ。
５，７２７２７２ＭＨｚ）のサンプルクロック原信号Ｃ
Ｋ。
が入力される。この信号ＣＫｏはタッグ付遅延器４１に
よシ遅延され、一定ｔずつ位相のずｎたクロ、りＣＫ１
．ＣＫ２．・・・が作られる。例えば信号ＣＫｏの１サ
イクルを１６分割する場合は、タッグ付遅延器４１は１
７５／１６＃ｌ ｌ ｎ ｓｅｅ間隔に出力タラで分周
され、互いにπ／２位相のずれた信号Ｂ＋ ＝＝（ｘ
＋９’ ） ＋ ８２ ＝ｍ（ｘ＋ψ−π／２）となり
、位相比較６ｓ３ｔｈ、ａ３ｂのＲ端子にそれぞれ入力
される。
よシ遅延され、一定ｔずつ位相のずｎたクロ、りＣＫ１
．ＣＫ２．・・・が作られる。例えば信号ＣＫｏの１サ
イクルを１６分割する場合は、タッグ付遅延器４１は１
７５／１６＃ｌ ｌ ｎ ｓｅｅ間隔に出力タラで分周
され、互いにπ／２位相のずれた信号Ｂ＋ ＝＝（ｘ
＋９’ ） ＋ ８２ ＝ｍ（ｘ＋ψ−π／２）となり
、位相比較６ｓ３ｔｈ、ａ３ｂのＲ端子にそれぞれ入力
される。
分周６３８ ａ 、 ３１１ ｂは例えｆｉ′第４図の
様な構成で実現できる。即ち、２個のＤ−フＩＪ 、
７’フＯツグ（ＬＳ７４Ａなど）４０７．４０２を用い
、１つのクロック（例えばタロツクＣＫ、）およびそれ
とπ位相のずれたクロック（例えばクロックＣＫ、 ）
をそれぞれＣＫ入力端子の入力とし、一方のＤ−フリッ
プ７０ツグ４０１で２分周したものを血（Ｘ＋ψ）とし
て、これを他方のＤ−フリップ７０ツグ４０２のＤ入力
端子に入力させれば、−位相のずれたｍ （ｘ＋ψ−ｆ
！−）の信号が得ら２ れる。ここで分周器３ＦＩｈ、３１３ｂの出力ははｌ； ぼ矩形波禮近いので、正弦波が必要な時はこの出力側に
ＢＰＦを付訓すればよい。
様な構成で実現できる。即ち、２個のＤ−フＩＪ 、
７’フＯツグ（ＬＳ７４Ａなど）４０７．４０２を用い
、１つのクロック（例えばタロツクＣＫ、）およびそれ
とπ位相のずれたクロック（例えばクロックＣＫ、 ）
をそれぞれＣＫ入力端子の入力とし、一方のＤ−フリッ
プ７０ツグ４０１で２分周したものを血（Ｘ＋ψ）とし
て、これを他方のＤ−フリップ７０ツグ４０２のＤ入力
端子に入力させれば、−位相のずれたｍ （ｘ＋ψ−ｆ
！−）の信号が得ら２ れる。ここで分周器３ＦＩｈ、３１３ｂの出力ははｌ； ぼ矩形波禮近いので、正弦波が必要な時はこの出力側に
ＢＰＦを付訓すればよい。
後に述べる様に、三角関数の周期性から逆関数が多価関
数となるため、位相比較器が一つでは位相差ψは２種木
１シ、一つには定まらない。
数となるため、位相比較器が一つでは位相差ψは２種木
１シ、一つには定まらない。
そこで、この例では位相比較器は２つ設けている。位相
比較器３３ｈ、３３ｂの各出力は、比較結果演算回路３
４ａ、３４ｂに入力され、ここで位相差ψ、ψ−百がそ
れぞれ演算されて、Ａ／］）変換器３５ｈ、３５ｂに送
られる。比収結来演算回路３４ａ 、３４ｂは、例え：
’ｆ−第５図の構成によって実現できる。位−相比較器
３３ａ。
比較器３３ｈ、３３ｂの各出力は、比較結果演算回路３
４ａ、３４ｂに入力され、ここで位相差ψ、ψ−百がそ
れぞれ演算されて、Ａ／］）変換器３５ｈ、３５ｂに送
られる。比収結来演算回路３４ａ 、３４ｂは、例え：
’ｆ−第５図の構成によって実現できる。位−相比較器
３３ａ。
３３ｂ出力に含まれている高調波成分を低域通過フィル
タ（ＬＰＦ） ５０１でとシ除いた後、位相比較器３３
ａ、３３ｂの逆特性を与える演算器５０２で位相比較器
３３ａ、３３ｂで生じる非繰形特性などを補正する構成
となっている◎即ち、位相比較器３３ａ、３３ｂを例え
ば乗算器によって構成した場合、その出力は−ｃｏｓ
（２ｘ＋ψ）＋１ψとなる。この信号は低域通過フィル
タ５０１で高調波成分（２）（２１＋ψ）が除去され、
１ψとなる。これは位相差ψ″の余弦であるから、演算
器５０２に逆余弦関数（２） を与えるものを用いれば
位相差ψを求めることができる、この例は比較結果演算
回路３４ｈ 、３４ｂの構成として位相比較器３３ｍ
、３３ｂが乗算器で、かつその入力が共に正弦波である
場曾でろるが、１ 別の例として、位相比較器３３
ａ 、 ３３ ｂが乗Ｘａで、かつその入力が共に矩形
波でらる時には、ＬＰＦ ５０１を通過した１言号な直
ちに泣相差％注を与える演算器５０２ ’、４不要とな
る。この時、第１の入力端子３１に入力される信号が矩
形波ならばＢＰＦ ３２を省き、直接位相比較器３３ｍ
、３３ｂのＬ端子に入力すればよい。又この信号がテ
レビ・ビデオ信号や、伝送路を介して受信した信号であ
る侍は、ＢＰＦ ３２の後に第６図−に示される様な比
較器等で構成される矩形波整形回路６０１を付加すれば
よい。また分局器３８ｇ 、３１１ｂの出力が矩形波に
なっていない時は、ここにも矩形波整形回路を付加すれ
ばよい。
タ（ＬＰＦ） ５０１でとシ除いた後、位相比較器３３
ａ、３３ｂの逆特性を与える演算器５０２で位相比較器
３３ａ、３３ｂで生じる非繰形特性などを補正する構成
となっている◎即ち、位相比較器３３ａ、３３ｂを例え
ば乗算器によって構成した場合、その出力は−ｃｏｓ
（２ｘ＋ψ）＋１ψとなる。この信号は低域通過フィル
タ５０１で高調波成分（２）（２１＋ψ）が除去され、
１ψとなる。これは位相差ψ″の余弦であるから、演算
器５０２に逆余弦関数（２） を与えるものを用いれば
位相差ψを求めることができる、この例は比較結果演算
回路３４ｈ 、３４ｂの構成として位相比較器３３ｍ
、３３ｂが乗算器で、かつその入力が共に正弦波である
場曾でろるが、１ 別の例として、位相比較器３３
ａ 、 ３３ ｂが乗Ｘａで、かつその入力が共に矩形
波でらる時には、ＬＰＦ ５０１を通過した１言号な直
ちに泣相差％注を与える演算器５０２ ’、４不要とな
る。この時、第１の入力端子３１に入力される信号が矩
形波ならばＢＰＦ ３２を省き、直接位相比較器３３ｍ
、３３ｂのＬ端子に入力すればよい。又この信号がテ
レビ・ビデオ信号や、伝送路を介して受信した信号であ
る侍は、ＢＰＦ ３２の後に第６図−に示される様な比
較器等で構成される矩形波整形回路６０１を付加すれば
よい。また分局器３８ｇ 、３１１ｂの出力が矩形波に
なっていない時は、ここにも矩形波整形回路を付加すれ
ばよい。
逆余弦関数を一価関数としてその出力範囲を０ ＜、
ｃｃｓ ’ （す≦πと定めるときψ（０くψく２π）
について、比較結果演算回路３４ａ、３４ｂに差ψ、ψ
−７との関係は、表１の様になる。
ｃｃｓ ’ （す≦πと定めるときψ（０くψく２π）
について、比較結果演算回路３４ａ、３４ｂに差ψ、ψ
−７との関係は、表１の様になる。
この表１かられかる様に実際のψは演算されたψ−１が
π／２以下なら０くψ≦π、π／２以上ならπくψく２
πと判定できる。そこでこの例では、−変換器３５ａと
して４ビ、トＡ／Ｄ変換器を、Ａ／′Ｄ変換器、？５ｂ
としてπ／２をスレッシ茸ルドとする１ビ、トφ変換器
（又は、大小比較器）を用いれば判定を行なうことがで
きる。
π／２以下なら０くψ≦π、π／２以上ならπくψく２
πと判定できる。そこでこの例では、−変換器３５ａと
して４ビ、トＡ／Ｄ変換器を、Ａ／′Ｄ変換器、？５ｂ
としてπ／２をスレッシ茸ルドとする１ビ、トφ変換器
（又は、大小比較器）を用いれば判定を行なうことがで
きる。
なお、Ａ／Ｄ変換器３５ａ、３５ｂはクロックラ／イン
信号ＣＲＩの後縁部分のタイミング信号５６Ｋｘｖ動作
する。これらのい変換器３５ａ。
信号ＣＲＩの後縁部分のタイミング信号５６Ｋｘｖ動作
する。これらのい変換器３５ａ。
に基きタッグ付遅延器４１からのクロックＣＫ、。
ＣＫ２．・・・ＣＫｔｓ ｋ表２に従い選択して出力す
る。
る。
この選択器３７の出力はこの回路全体で起る遅延量を補
償する遅延器（又は移相器）４２を経てサングルクロ、
りＳＣＫとＺして出力端子４３へ送出される。
償する遅延器（又は移相器）４２を経てサングルクロ、
りＳＣＫとＺして出力端子４３へ送出される。
なお、上記説明ではＡ／１）変換−器３５ｂに１ビツト
の変換器を用いた例を示したが、第７図の様に簡略化し
た構成をとることもできる。即ち、位相比較器３３ｂの
出力をＬＰＦ ７０１に通して高調波成分を除去すると
、■（ψ−７２）が出力される。この時の位相差の関係
は、表１と同様にして示すと、表３のようになる。これ
から東（ψ−７）の符号判定を比較器７０２で行なえば
選択器３７への選択信号が得られる。この構成例では逆
余弦関数の演算回路が一つ不用となるので、回路が簡略
化でき、製造コストも低下する。
の変換器を用いた例を示したが、第７図の様に簡略化し
た構成をとることもできる。即ち、位相比較器３３ｂの
出力をＬＰＦ ７０１に通して高調波成分を除去すると
、■（ψ−７２）が出力される。この時の位相差の関係
は、表１と同様にして示すと、表３のようになる。これ
から東（ψ−７）の符号判定を比較器７０２で行なえば
選択器３７への選択信号が得られる。この構成例では逆
余弦関数の演算回路が一つ不用となるので、回路が簡略
化でき、製造コストも低下する。
第８図に本発明の他の実施例の要部の講成テ示す。第３
図における位相比較器、？ ３ ａ 、 、？Ｊｂの出
力はそれぞれＬＰＦ ８１ ａ 、 ８ ｌ ｂで扁域
成ろ−・ 分！除去され、ＬＰＦ ８１ ａの出力はい変換器８２
での変換された後、ディノタル演算器８４に送られる。
図における位相比較器、？ ３ ａ 、 、？Ｊｂの出
力はそれぞれＬＰＦ ８１ ａ 、 ８ ｌ ｂで扁域
成ろ−・ 分！除去され、ＬＰＦ ８１ ａの出力はい変換器８２
での変換された後、ディノタル演算器８４に送られる。
一方、ＬＰＦ ８ ｌ ｂの出力は比、ｆ５８３で正負
判定され、その判定結果がディノタル演算器８４に送ら
れる。ディジタル演Ｘ器８４は、これらの情報よシ選択
信号を演算して求め選択器３７へ送る。ディノタル演算
器８４は、専用・・−ドウエア回路を用いても、又マイ
クロコンピュータのようなものを用いてもよく、ここで
は逆余弦関数の演算をディジタル的に行ない選択信号を
作る働らきをする。
判定され、その判定結果がディノタル演算器８４に送ら
れる。ディジタル演Ｘ器８４は、これらの情報よシ選択
信号を演算して求め選択器３７へ送る。ディノタル演算
器８４は、専用・・−ドウエア回路を用いても、又マイ
クロコンピュータのようなものを用いてもよく、ここで
は逆余弦関数の演算をディジタル的に行ない選択信号を
作る働らきをする。
第９図にこの発明のさらに別の実施例を示す。
これは入力信号に位相同期した信号を選択する位相同期
回路である。入力Ｘ端子３１には、ある周波数の入力信
号Ａが入力され、ＢＰＦ ３２ ｆ通り、位相比較器３
３ａ、３３ｂのＬ端子に入力される。一方、信号Ａと周
仮数が等しい羊−周波数の信号Ｂｔ／′：ｒ、入力端子
４０に入力され、タッグ付遅延器４１により、位相の順
次異なる信号Ｂ１ ｔ Ｂ ２，１．’が生成される
。第９図では哨号ＢはＡと同一周波数の信号Ｂｌ／とし
て重相比較器３３ａに入力される。又π／２移相器９１
によりπ／２位相のずれた信号８２′が位相比較器３３
ｂに入力される。位相比較器３３ ａ 、 ３．３ ｂ
の出力は比較結果演算回路３４’ａ、３４ｂに導力・れ
、ここで信号ＡとＢの位相差ψが演算される。比較結果
演算回路３４ａは第５図、３４ｂは第７図の様な回路構
成のものをそれぞれ用いればよい。
回路である。入力Ｘ端子３１には、ある周波数の入力信
号Ａが入力され、ＢＰＦ ３２ ｆ通り、位相比較器３
３ａ、３３ｂのＬ端子に入力される。一方、信号Ａと周
仮数が等しい羊−周波数の信号Ｂｔ／′：ｒ、入力端子
４０に入力され、タッグ付遅延器４１により、位相の順
次異なる信号Ｂ１ ｔ Ｂ ２，１．’が生成される
。第９図では哨号ＢはＡと同一周波数の信号Ｂｌ／とし
て重相比較器３３ａに入力される。又π／２移相器９１
によりπ／２位相のずれた信号８２′が位相比較器３３
ｂに入力される。位相比較器３３ ａ 、 ３．３ ｂ
の出力は比較結果演算回路３４’ａ、３４ｂに導力・れ
、ここで信号ＡとＢの位相差ψが演算される。比較結果
演算回路３４ａは第５図、３４ｂは第７図の様な回路構
成のものをそれぞれ用いればよい。
−万、遅延器４１の出力Ｂｌ ｒ Ｂ２ ｈ・・・
はこの選択器３７で１つの信号が選択され、回路上で生
じる位相ずれ全補正する移相器４２で位相補、
正された１麦出力端子４３に出力されるっな督、位相比
較６３３ａとπ／２＃相器９１に入力される信号Ｂ、／
は信号Ｂとそのま１用いたが、信号Ｂと一定の位相関係
ｆ：保っている同じ周波数の信号ならば−どの信号を用
いてもよい。
はこの選択器３７で１つの信号が選択され、回路上で生
じる位相ずれ全補正する移相器４２で位相補、
正された１麦出力端子４３に出力されるっな督、位相比
較６３３ａとπ／２＃相器９１に入力される信号Ｂ、／
は信号Ｂとそのま１用いたが、信号Ｂと一定の位相関係
ｆ：保っている同じ周波数の信号ならば−どの信号を用
いてもよい。
例えば遅延器４１の出力Ｂ、、Ｂ２ 、・・・のいずれ
か１つを用いてもよい。
か１つを用いてもよい。
一方、第１Ｏ図に示す実施例のようシで回路上で起る位
相ズレ量をあらかじめ考慮し、Ｂ１ ＋Ｂ ２ 、
・−・の中から最も位相ずれを最小にする信号を選び、
それ’ｋＢｔ’として用いれば移相器φ２は不要となる
。また前述した実施例の様シｃ１比較結果演算回路３４
ａ、３ｉｂとめ変換器３５を第８図の様な構成に一体化
してもよい。
相ズレ量をあらかじめ考慮し、Ｂ１ ＋Ｂ ２ 、
・−・の中から最も位相ずれを最小にする信号を選び、
それ’ｋＢｔ’として用いれば移相器φ２は不要となる
。また前述した実施例の様シｃ１比較結果演算回路３４
ａ、３ｉｂとめ変換器３５を第８図の様な構成に一体化
してもよい。
また、上記実施例では２つの位相比較器３３ａ。
３３ｂに入力される信号の位相関係はπ／２の例で示し
たが、必ずしもπ／２である必要はなく、所定の関係が
保たれていれば比較結果演算回路の構成を変えることで
同様の結果が得られる。
たが、必ずしもπ／２である必要はなく、所定の関係が
保たれていれば比較結果演算回路の構成を変えることで
同様の結果が得られる。
又、比較結果演算回路の初段に高調波除去のためＬＰＦ
を用いたがコンデンサーで代用することもできる。また
上記実施例では位相比Ｂ２器を乗〆器によって説明した
が、２膚号の位相差をなんらかの形で表現できるものな
らばどの様なものを用いてもかまわない。また上記実施
例の説明で移相器と遅延器という２つの用語を用いたが
、いずれも周波数があらかじめ確定した信号に対するも
のであり２つは同等の動作をするものであるから、どち
らの構成の回Ｎｒを用いてもよい。
を用いたがコンデンサーで代用することもできる。また
上記実施例では位相比Ｂ２器を乗〆器によって説明した
が、２膚号の位相差をなんらかの形で表現できるものな
らばどの様なものを用いてもかまわない。また上記実施
例の説明で移相器と遅延器という２つの用語を用いたが
、いずれも周波数があらかじめ確定した信号に対するも
のであり２つは同等の動作をするものであるから、どち
らの構成の回Ｎｒを用いてもよい。
また上記実施例で位相比較器は２個用いたが３個以上用
いてもよい。３個以上用いることによって、位相差ψに
対する清報が増えるため、例えばい変換器は精度の低い
ものでもよくなる。また上記実施例は例えば第３図にお
いてはテレビ文字多重信号中のクロックランイン信号に
よシサンプルクロックを確定する場合、第９図、第１０
図においては、一般の入力信号に位相同期する回路の場
合について説明を行なったが、いずれの例もこれらの応
用にのみ限定されるものでなく、ある信号に対して位相
同期した別の信号や、その整数倍、あるいは整数分の−
の信号で所定の位相関係にある信号を生成する回路には
すべて応用できるものであり、テレビ信号伝送、データ
伝送等に限定されるものでもない。
いてもよい。３個以上用いることによって、位相差ψに
対する清報が増えるため、例えばい変換器は精度の低い
ものでもよくなる。また上記実施例は例えば第３図にお
いてはテレビ文字多重信号中のクロックランイン信号に
よシサンプルクロックを確定する場合、第９図、第１０
図においては、一般の入力信号に位相同期する回路の場
合について説明を行なったが、いずれの例もこれらの応
用にのみ限定されるものでなく、ある信号に対して位相
同期した別の信号や、その整数倍、あるいは整数分の−
の信号で所定の位相関係にある信号を生成する回路には
すべて応用できるものであり、テレビ信号伝送、データ
伝送等に限定されるものでもない。
第１図はテレビ文字多重信号の信号形式金示す図、第２
図はそのサンプルクロックを得るための従来の位相同期
回路の構成を示す図、第３図は本発明の一実施例の構成
図、第４図は同実施例における分周器の構成例を示す図
、第５図は比較結果演算回路の道（ｒ構成例を示す図、
第６図〜第８図は同実施例を一部変形した構成を示す図
、第９図および第１０図はこの発明の他の実施例の構成
図である。 ３３ ａ 、 ３３ ｂ−位相比較器、３４ａ。 ３４ｂ・・・比較結果演算回路、３７・・・選択器。 出願人代理人 弁理士 鈴 江 武 彦第１図 ＣＲＩ ＦＣ 第２図 第４Ｗ４ Ｃに１Ｃに８ 第５Ｗｌ！ｉ イ 第６図 第７１！ｆ 第８図 通り罎−７へ
図はそのサンプルクロックを得るための従来の位相同期
回路の構成を示す図、第３図は本発明の一実施例の構成
図、第４図は同実施例における分周器の構成例を示す図
、第５図は比較結果演算回路の道（ｒ構成例を示す図、
第６図〜第８図は同実施例を一部変形した構成を示す図
、第９図および第１０図はこの発明の他の実施例の構成
図である。 ３３ ａ 、 ３３ ｂ−位相比較器、３４ａ。 ３４ｂ・・・比較結果演算回路、３７・・・選択器。 出願人代理人 弁理士 鈴 江 武 彦第１図 ＣＲＩ ＦＣ 第２図 第４Ｗ４ Ｃに１Ｃに８ 第５Ｗｌ！ｉ イ 第６図 第７１！ｆ 第８図 通り罎−７へ
Claims (7)
- （１）単一周波数の第１の信号と、この第１の信号と同
一周波数で、かつ互いに位相の異なる少なくとも２個の
比較用信号とを位相比較する位相比較手段と、この位相
比較手段の比較結果全ディノタル信号に変換する演算手
段と、この演算手段の出力に基き、前記比較用信号を作
成する基となった原信号から作成された周波数が一定で
互いに位相の異なる複数個の第２の信号のうち第１の信
号と所定の位相関係にある唯一の信号を選択する選択手
段とを備えたことを特徴とする位相同期回路。 - （２）第１の信号はデータ信号に付加された特定パター
ンの基準信号であり、原信号はこの基準信号の２倍の周
波数の信号であり、第２の信号はこの原信号と同一周波
数でかつ位相がノ（鱈次ｎ■定量ずつずれたクロック信
号であり、選択手段は演算手段の出力に暴きこれらのク
ロ、り信号のうち上記基準信号と所定の位相関係にある
唯一のタロツク信号を上記データ信号をサングルするた
めのサンプルクロックとして選択するものである特許請
求の範囲第１項記載の位相同期回路。 - （３）原信号は第１の信号と同−周ａ数の信号であり、
第２の信号は原信号と同−周波数の信号である特許請求
の範囲第１項記載の位相同期回路。 - （４）位相比較手段は乗算器である特許請求の範１ＭＵ
第１項記載の位相同期回路。 - （５）演算手段は高域成分を除去する手段を含むもので
ある特許請求の範囲第１項記載の位相同期回路。 - （６）演算手段は位相比較手段の比較伯果に位相比較手
段の伝達特性と逆の伝達特性を施す手段を含むものであ
る特許請求の範囲第１項または第５項記載の位相同期回
路。 - （７）位相比較手段に入力される第１の信号および比較
用信号の少なくとも一方は矩形彼である特許請求の範囲
第４項記載の位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57089348A JPS58206285A (ja) | 1982-05-26 | 1982-05-26 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57089348A JPS58206285A (ja) | 1982-05-26 | 1982-05-26 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58206285A true JPS58206285A (ja) | 1983-12-01 |
| JPH0354514B2 JPH0354514B2 (ja) | 1991-08-20 |
Family
ID=13968198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57089348A Granted JPS58206285A (ja) | 1982-05-26 | 1982-05-26 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58206285A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6193717A (ja) * | 1984-10-15 | 1986-05-12 | Fuji Electric Co Ltd | 電圧／周波数変換回路 |
| JPS6243919A (ja) * | 1985-08-22 | 1987-02-25 | Meidensha Electric Mfg Co Ltd | 多相クロック発生用ｐｌｌ回路 |
| JPS63105515A (ja) * | 1986-10-22 | 1988-05-10 | Mitsubishi Electric Corp | ディジタル位相同期回路 |
| JPS63155884A (ja) * | 1986-12-19 | 1988-06-29 | Fujitsu General Ltd | 文字信号抜取回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6530208B2 (ja) | 2015-03-20 | 2019-06-12 | 株式会社堀場製作所 | 排ガスサンプリング装置 |
-
1982
- 1982-05-26 JP JP57089348A patent/JPS58206285A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6193717A (ja) * | 1984-10-15 | 1986-05-12 | Fuji Electric Co Ltd | 電圧／周波数変換回路 |
| JPH0469451B2 (ja) * | 1984-10-15 | 1992-11-06 | Fuji Electric Co Ltd | |
| JPS6243919A (ja) * | 1985-08-22 | 1987-02-25 | Meidensha Electric Mfg Co Ltd | 多相クロック発生用ｐｌｌ回路 |
| JPS63105515A (ja) * | 1986-10-22 | 1988-05-10 | Mitsubishi Electric Corp | ディジタル位相同期回路 |
| JPS63155884A (ja) * | 1986-12-19 | 1988-06-29 | Fujitsu General Ltd | 文字信号抜取回路 |
| JPH0515354B2 (ja) * | 1986-12-19 | 1993-03-01 | Fujitsu General Ltd |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0354514B2 (ja) | 1991-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870661A (en) | Sample rate conversion system having interpolation function | |
| US4745463A (en) | Generalized chrominance signal demodulator for a sampled data television signal processing system | |
| US4636836A (en) | Phase locked loop system for providing a phase shifted output signal | |
| CN100576927C (zh) | 视频信号变换装置及视频信号变换方法 | |
| JPS58206285A (ja) | 位相同期回路 | |
| US9772972B2 (en) | Generation of high-rate sinusoidal sequences | |
| US5821884A (en) | Sampling rate conversion method and apparatus utilizing an area effect correlation method | |
| US5285263A (en) | Sample rate converter for digital video signals having reduced phase error and sync point coincidence | |
| JPH0983352A (ja) | クロック発生回路 | |
| JPS6231238A (ja) | 復調装置 | |
| US4780893A (en) | Bit synchronizer | |
| US5654767A (en) | Digital chrominance signal demodulating device | |
| US4535295A (en) | Method and device for controlling the phase of timing signal | |
| JPS6331987B2 (ja) | ||
| JP2535543B2 (ja) | ディジタルｉｑ復調方式 | |
| JP2503684B2 (ja) | 映像縮小回路 | |
| US6943847B2 (en) | FM demodulator for SECAM decoder | |
| JP2635988B2 (ja) | ディジタル位相同期回路 | |
| JP3022729B2 (ja) | バーストロックｐｌｌ回路 | |
| WO1997039589A1 (en) | Method and apparatus for decoding composite video signals | |
| JP3696207B2 (ja) | 位相調整機能を有する復調器 | |
| JPS58202680A (ja) | 位相同期回路 | |
| JPH0779269A (ja) | 遅延検波回路 | |
| JPH02143785A (ja) | 位相比較回路及び位相同期回路 | |
| JPS59215158A (ja) | Ｄｐｓｋ変調信号の復調回路 |