JPS58204598A - セラミツク多層回路基板の製造法 - Google Patents

セラミツク多層回路基板の製造法

Info

Publication number
JPS58204598A
JPS58204598A JP8842682A JP8842682A JPS58204598A JP S58204598 A JPS58204598 A JP S58204598A JP 8842682 A JP8842682 A JP 8842682A JP 8842682 A JP8842682 A JP 8842682A JP S58204598 A JPS58204598 A JP S58204598A
Authority
JP
Japan
Prior art keywords
ceramic
multilayer circuit
paste
flux
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8842682A
Other languages
English (en)
Other versions
JPS6238879B2 (ja
Inventor
秀次 桑島
章三 山名
上山 守
隆男 山田
矢吹 隆義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP8842682A priority Critical patent/JPS58204598A/ja
Publication of JPS58204598A publication Critical patent/JPS58204598A/ja
Publication of JPS6238879B2 publication Critical patent/JPS6238879B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明ばてラミック多層回路基板の製造法:で関する。
従来−ラミック+藷1回各基板は、予め焼結さf′l−
た七ラミック基板上に4苓ペーストを媚犀11゜乾I秦
≠、絶徽ペーストケ臼刷、屹桑し、これ金運数回くり返
して多層回路全形成した後焼成して具造していたが、こ
の方法によると焼成の際に絶縁層は基板より収縮が犬で
あるため、クランクが生じたり9反りなどが発生する欠
点があった。
この欠点を補うためセラミックグリーンシート(以下グ
11−ンンートという)上(て前述のごとく導体ペース
トと絶縁ペーストと金交巨に印刷、乾桑し、多層回路を
形成し、同時焼成する方法が試みらnたが、この方法で
も多層印刷した絶縁層にクランク、反シなどが発生する
欠点があった。これらの欠点を防止するため4本ペース
ト全印刷した後、こ、fLヲ平滑化させるためプVスで
圧着する工1哩をとり入几之がクラック。
反9などの発生を防止すること+iできなかった。
本発明はこルらの欠点のないセラミック多・1回4基板
の製造矢金提供でることを目的とするもC)である。
本発明者らは絶縁層に発生するクラック、反9Lど、;
也諌・1ノ〕跣結不足に起1することに隋目し、・1々
演討し、て鈷呆、従来使用してい1ヒ塘赦ペースト:こ
代えて、グ11−ンノートvc含ま几るフラックスより
低融点のフラックスを含み。
かつグリーンシートに含1れるセラミック原料粉と同一
材・賃でセラミック原料粉より平均粒径の小さいセラミ
ック原料粉を含む絶縁ペーストを使用したところ焼結不
足が解消し、クラック。
反りなどのな・ハセラミック多層回路基板が製造でさる
ことを見い出した。
本発明は1本ペーストとセラミックaの絶縁ペーストと
tグリーンシート上に複数回印刷し。
同時・焼成してセラミック多Ja回路基板を製造する方
法に2いて、グリーンシートに含まれるフラックスよジ
低融点のフラックスを含み、かつグリーン7−トに含ま
れ1セラミツク原料粉と1ト11 同−材質でセラミック原、*aより平均粒径の小さ′ハ
モラミ22軍料粉を含む絶縁ペーストを使用するセラミ
ック多層回路基板の製造法に関する。
なお本発明に2いてセラミック誓は何ら、@限されるも
のではなく、一般にアルミナなどが使用される。またグ
リーンノートの厚さ、材誓などについても何ら制限され
ない。
絶縁ペーストはグリーンノートに含′!沈るフラックス
より低融点のフランクスtt有することが必要であり、
グリーンシート・て含まれるフラックスの融点と同等又
はグリーン7−トlζ含まれるフラックスより高蝶点の
フラックス全含有させると絶縁層の・暁結不足ff:%
消することはでさず9本発明の目的を達成することかで
さtい。
ま之絶峰ペーストに使用さするセラミック東料粉はグリ
ーンシートに含まれるセラミック5東科扮と同一材質で
セラミック原料粉より平均粒径の小さいセラミック原料
、扮?含む絶縁ペーストを使用することが必要であり、
グ11−7ノートシて含まれるセラミック原料粉と相違
する材質。
平均粒径がセラミック、祭叫扮と同等苔しくはそれ以上
のセラミック原+4粉で使用するとt4述と、41尿艷
録層の焼結不足て′弄l肖丁め・ことはできず。
2に発明の目面、r運す父することかできない、。
絶嫌ベース:I?:i更用ぜ几るフラックスはグリーン
シート;(使用さnるフラックスより低温で咄4するも
のであればよく種類につ°ハては特に制限v′iない。
1之融点は特に限定するものではない。
導体ペーストの1類などは回ら制限はなく。
W(タングステン’ + M□ Iモリブデンl、Mo
−Mn(マンガン)などの金属粉の他にフラックスを含
有させても何らモしつかえない。
以下実遁例によジ不発明を親羽する。
実施例1 平均粒径2μmの高純度アルミナ(アルミナ純度99、
5 S以上)96.2重量部に第1表に示すフラックス
1を3.81量部添加し均一に混合して原料粉λとした
この原料粉A100重量部にバイ7ダーとしてポリビニ
ルブチラール樹脂8重量部、可塑剤としてフタル酸エス
テル4重量部、@剤としてブタノール21)重看邪、ト
リクロルエチレン50喧量部を添加し、ボールミルにて
504間均一に混合してセラミックスリップとした後テ
ープキャスティング法により厚さ0,8鵡のグリーンシ
ートを得た。
一方平均粒、蚤1.5μmの高純度アルミナ(アルミナ
純度99.5係J−1)>96.2貢量部に第1表に示
すフラックス2:3.8重量部添加し、均一に混合して
原料粉Bとした後、上記と同様な方法でセラミックスリ
ップとし、これを絶縁ペースト1とした。
次I′c前述のグリーンシートに宣蚤0.3−φ)のス
ルーホールを形成した後このスルーホールにW(タング
ステン)導体ペースト(アサヒ化学製。
商品名3TW−1000)を塗布し、さらにグリーンノ
ートの表、裏それぞれに前述と同様のW導体ペーストを
印刷して回路を形成し、その上部に前述の絶縁ペースト
1を30μmの゛厚さに印刷し、この工程を表側4回、
裏側2回くり返し6層の多層よ 回路を形成した。その後空気中で300’(:で5゜△ ℃/時間の昇温速度で加熱し、301)’Cからは水素
手囲気中で31〕’C/時間の昇温速度で1500℃1
で昇温さぞてグ11−ンンート、導体ベースト。
及び絶縁ペースト1を同時焼成しセラミック多、1回路
辛板を得た。
このセラミック多ノ層回路基板について外観を視祭し之
が絶禄層にクラック、反りなどd発生しなかった。
第1表 比収例1 実施列lで使用し之グ′j−ノ/−ト上に平均埒径2μ
mの高純度アルミナ(アルミナ軸度つ9.5福す上19
6.2’i量部fl鷹1表に示すフラックス1を3.8
重責部宮有さぞたセラミックスリップを絶縁ペースト2
として使用し、実施例1と同様な方法で6層の多層回路
を形、戊した差、以下実施例1と同様の条件でグリーン
シート、導体ペースト及び絶縁ペースト2を同時焼成し
てセラミック多層回路基板を得た。
このセラミック多層回洛基板について外観を観察したと
ころ絶縁11にわずかにクランク、反りなどが発生した
本発明は、グ11−ン/−トに含ま7″Lろフラックス
より低融点のフラックスを含み、かつグリ−7ノートに
含まれるセラミック原q粉と同一材質でセラミック漿料
扮より平均粒至の小さいセラミック原料粉を含む絶縁ペ
ーストチ使用するDで、庖盪層の尭結不尼が解消さ1ク
ラツク、反りなどの発生のないセラミック多、1回路基
板を製造することができる。
代理人 弁理士 扁 林 邦 奢1そ−、f′−− (−・ °・−L〕

Claims (1)

    【特許請求の範囲】
  1. 1、導体ベース−1とセラミック質の絶縁ペーストとを
    セラミックグリーンノート上に複数回印刷し、同時焼成
    してセラミック多層回、洛基板を製造する方法において
    、セラミツフグ11−77− )に含まれるフラックス
    より低融点のフラックスを含み、かつセラミックグリー
    ンノートに含1するセラミック漿料撥と同−材質でセラ
    ミック頁料扮より平均粒径の小さいセラミック東料扮七
    含む絶巌ペーストを使用すること金持・致とするでラミ
    ック多層回路基板の製造法。
JP8842682A 1982-05-25 1982-05-25 セラミツク多層回路基板の製造法 Granted JPS58204598A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8842682A JPS58204598A (ja) 1982-05-25 1982-05-25 セラミツク多層回路基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8842682A JPS58204598A (ja) 1982-05-25 1982-05-25 セラミツク多層回路基板の製造法

Publications (2)

Publication Number Publication Date
JPS58204598A true JPS58204598A (ja) 1983-11-29
JPS6238879B2 JPS6238879B2 (ja) 1987-08-20

Family

ID=13942452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8842682A Granted JPS58204598A (ja) 1982-05-25 1982-05-25 セラミツク多層回路基板の製造法

Country Status (1)

Country Link
JP (1) JPS58204598A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4883105A (ja) * 1972-02-09 1973-11-06
JPS5074168A (ja) * 1973-11-05 1975-06-18
JPS56160705A (en) * 1980-05-14 1981-12-10 Matsushita Electric Ind Co Ltd Metallized composition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4883105A (ja) * 1972-02-09 1973-11-06
JPS5074168A (ja) * 1973-11-05 1975-06-18
JPS56160705A (en) * 1980-05-14 1981-12-10 Matsushita Electric Ind Co Ltd Metallized composition

Also Published As

Publication number Publication date
JPS6238879B2 (ja) 1987-08-20

Similar Documents

Publication Publication Date Title
US4109377A (en) Method for preparing a multilayer ceramic
JPS58204598A (ja) セラミツク多層回路基板の製造法
JPS5826680B2 (ja) セラミツクカイロキバンノセイゾウホウホウ
JPS59101896A (ja) セラミツク多層回路基板の製造法
JPH02122598A (ja) セラミック多層配線基板とその製造方法
JP2002231049A (ja) 導電性ペースト
JPS59132194A (ja) セラミツクの製造法
JPS6237917B2 (ja)
JPS6117656B2 (ja)
JPS5871696A (ja) セラミツク多層回路基板の製造法
JPS58199595A (ja) セラミツク多層回路基板の製造法
JPS5871693A (ja) セラミツク多層回路基板の製造法
JPH0289387A (ja) 銅導体ペーストと多層セラミックス基板
JPS6150395A (ja) セラミツク多層回路基板の製造法
JPS6225486A (ja) 低温焼結セラミツク多層基板の製造方法
JPS6237919B2 (ja)
JPS58122799A (ja) セラミツク配線板
JPS6323394A (ja) 複合焼結体の製造法
JPS6045096A (ja) セラミツク多層配線板
JPS6238878B2 (ja)
JPS58122796A (ja) セラミツク配線板の製造法
JPS63213302A (ja) 電気抵抗体及びその製造方法
JPS5998595A (ja) セラミツク基板の製造法
JPS61196599A (ja) 結晶化ガラス多層回路基板
JPH0469584B2 (ja)