JPS58203528A - ランプ負荷の位相制御回路 - Google Patents
ランプ負荷の位相制御回路Info
- Publication number
- JPS58203528A JPS58203528A JP8672582A JP8672582A JPS58203528A JP S58203528 A JPS58203528 A JP S58203528A JP 8672582 A JP8672582 A JP 8672582A JP 8672582 A JP8672582 A JP 8672582A JP S58203528 A JPS58203528 A JP S58203528A
- Authority
- JP
- Japan
- Prior art keywords
- lamp load
- circuit
- load
- transistor
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
- H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
- H02M5/22—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M5/25—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M5/257—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は交流電ユ１−の電位変動の影響を軽減してラン
プ負荷を位相判御しようとする回路において、ランプ負
荷の過電流を防止し、あわせてランプ負荷のノットスタ
ー）ｋＥ’Ｔ能にしようとするものである。
プ負荷を位相判御しようとする回路において、ランプ負
荷の過電流を防止し、あわせてランプ負荷のノットスタ
ー）ｋＥ’Ｔ能にしようとするものである。
本発明渚は、すでに交流電源の電位変動の影響を実質的
に無視しうる位相制御回路に関して出願（〜だ。この回
路の概要は、ランプ負荷をトランジスタで制御し、この
トランジスタを制御する制御回路と、この制御回路に検
出イ、１号を与える電イ）シ検出回路を（Ｉｉｉｉえて
おり、この電位検出回路は交流電源の各半波中の前縁で
前記制御回路と前記トラン／メタを介して前記ランプ負
荷をオン匍［１４１Ｌ、その半波中の所定電位を検出す
ることにより前記制御１１回路と前記トランジスタを介
して前記ランプ負荷をオン制御するものである。
に無視しうる位相制御回路に関して出願（〜だ。この回
路の概要は、ランプ負荷をトランジスタで制御し、この
トランジスタを制御する制御回路と、この制御回路に検
出イ、１号を与える電イ）シ検出回路を（Ｉｉｉｉえて
おり、この電位検出回路は交流電源の各半波中の前縁で
前記制御回路と前記トラン／メタを介して前記ランプ負
荷をオン匍［１４１Ｌ、その半波中の所定電位を検出す
ることにより前記制御１１回路と前記トランジスタを介
して前記ランプ負荷をオン制御するものである。
したがって、この回路は、交流電源に変動があって、た
とえは電位が低下した場合、前記所定電位に達する贅で
の時間が延長されることにより、略定電力ｉｌｉ制御が
可能なように作用する。これに反して一般にサイリスタ
を用いて交流電源の各半波中の後縁をオン期間にする位
相１１制御回路のようＶＣ電位が低１・シた場合に負荷
のオン開始位相が遅れ、これが原因でオン時間が短縮さ
れて電位変動の影響をもろに受けるという欠点がない優
れたものである。
とえは電位が低下した場合、前記所定電位に達する贅で
の時間が延長されることにより、略定電力ｉｌｉ制御が
可能なように作用する。これに反して一般にサイリスタ
を用いて交流電源の各半波中の後縁をオン期間にする位
相１１制御回路のようＶＣ電位が低１・シた場合に負荷
のオン開始位相が遅れ、これが原因でオン時間が短縮さ
れて電位変動の影響をもろに受けるという欠点がない優
れたものである。
本発明は、以上説明した先出願に係る回路にランプ負荷
の過電流を防止し、あわ亡てランプ負タエのソフトスタ
ートを可能にする回路を付加するものであり、その構成
は、前記ランプ負荷の過電流を検出しＡｉＪ記トランジ
スタの入力電流をバイパスするサイリスタを付加回路と
するものである。
の過電流を防止し、あわ亡てランプ負タエのソフトスタ
ートを可能にする回路を付加するものであり、その構成
は、前記ランプ負荷の過電流を検出しＡｉＪ記トランジ
スタの入力電流をバイパスするサイリスタを付加回路と
するものである。
以丁、本発明を実施例に基ついて説明する。
第１図において、１は１００Ｖの交流電源で単一方向の
みで導通する負荷を対象としてダイオードブリッヂ２を
介して後述する回路に給電している。３は電位検出（ｌ
：！ｊ路、４は制（財）回路、６は例えば定格１２Ｖ５
０Ｗのハロゲンランプであるランプ負荷、６はダーリン
トン接続されたトランジスタ、７は点滅スイッチである
。ランプ負荷５はトランジスタ６で制御され、トランジ
スタ６は制φり回路４で制Ｍｌされ、さらに制？ｆｆ４
１回路４Ｖｉ電位検出回路３でｆｌｉｌｌ（財）される
。電位検出回路３Ｉｉ抵抗８とツェナーダイオード９に
よるクランプ回路と、抵抗１０〜１２ならびにコンデン
サ１３による分圧回路と、抵抗１１と１２の間に接続し
た２方向性３端子ザイリスタ１４（ＳＢＳと称され、極
めて低いブレークオーバー電圧、例えば８ｖ程度のもの
）を有する。なお、ブレークオーバー電圧を調整できる
制御端子Ｇには何も接続しない。そして、サイリスタ１
４の出力側は制御回路４のトランジスタ１６に接続して
あり、このトランジスタ１５の出力側には直列の抵抗１
６と並列の抵抗１７とを接続している。抵抗１８とコン
デンサ１９とツェナーダイオード２０とは制御回路４へ
の電源回路を成す。トランジスタ１６即ち制御回路４の
出力はトランジスタ６に入力される。トランジスタ６の
エミッタに直列接続した抵抗２１はランプ負荷６の過電
流を検出する抵抗であり、その両端から分圧抵抗２２．
２３によりサイリスタ２４のゲートに接続している。そ
して、このサイリスタ２４のアノードとカソードはトラ
ンジスタ６の入力電流をバイパスできるように接続され
る。
みで導通する負荷を対象としてダイオードブリッヂ２を
介して後述する回路に給電している。３は電位検出（ｌ
：！ｊ路、４は制（財）回路、６は例えば定格１２Ｖ５
０Ｗのハロゲンランプであるランプ負荷、６はダーリン
トン接続されたトランジスタ、７は点滅スイッチである
。ランプ負荷５はトランジスタ６で制御され、トランジ
スタ６は制φり回路４で制Ｍｌされ、さらに制？ｆｆ４
１回路４Ｖｉ電位検出回路３でｆｌｉｌｌ（財）される
。電位検出回路３Ｉｉ抵抗８とツェナーダイオード９に
よるクランプ回路と、抵抗１０〜１２ならびにコンデン
サ１３による分圧回路と、抵抗１１と１２の間に接続し
た２方向性３端子ザイリスタ１４（ＳＢＳと称され、極
めて低いブレークオーバー電圧、例えば８ｖ程度のもの
）を有する。なお、ブレークオーバー電圧を調整できる
制御端子Ｇには何も接続しない。そして、サイリスタ１
４の出力側は制御回路４のトランジスタ１６に接続して
あり、このトランジスタ１５の出力側には直列の抵抗１
６と並列の抵抗１７とを接続している。抵抗１８とコン
デンサ１９とツェナーダイオード２０とは制御回路４へ
の電源回路を成す。トランジスタ１６即ち制御回路４の
出力はトランジスタ６に入力される。トランジスタ６の
エミッタに直列接続した抵抗２１はランプ負荷６の過電
流を検出する抵抗であり、その両端から分圧抵抗２２．
２３によりサイリスタ２４のゲートに接続している。そ
して、このサイリスタ２４のアノードとカソードはトラ
ンジスタ６の入力電流をバイパスできるように接続され
る。
次にこの回路の動作について第２図の各部波形図ととも
に説明する。
に説明する。
付
第２図の波形図ＶＣ対したａ −ｅの記号は第１図回路
のａ−ｅ点に対応しており、それぞれの波形は位相を合
わせて示され、縦軸は電位である。なお、ｂとＣの波形
は電位を他の波形に比べて拡大している。捷す、交流電
源１がスイッチ７によって投入された後の定常状態につ
いて説明する。まず、交流電源１の各半波中の前縁では
サイリスタ１４がオンされないのでトランジスタ１５が
オフであり、抵抗１６を介してトランジスタ６がオンさ
れ、ランプ負荷５はオン制御される。すなわち、各半波
中の前縁ではサイリス、り１４のブレークオーバー電位
に達しないので、電位検出゛回路３は制御回路４とトラ
ンジスタ６を介してランプ負荷６をオン制ｆｆ１ｌｌＬ
でいる。次にその半波中における０点の電位がサイリス
タ１４のブレークオーバー電圧（Ｖｂｏ）に達するとこ
れがオンになり、同時Ｖこトランジスタ１５もオンにな
って、トランジスタ６には入力電流を与えないようにな
る。するとランプ負荷６はオフ制御になる。すなわち、
電位検出回路３は半波中の所定電位を検出することによ
り制御回路４とトランジスタ６を介してランプ負荷６を
オフ制御するようになる。次に交流電源１Ｖこ電位変動
があった場合について説明する。この電位変動は第２図
において点線で示される。このようにたとえば電位が低
下した場合、ツェナーダイオード９によるクランプ波形
（第２図ｂ）の立ち上がり部分が点線のように傾斜する
方向に変位し、０点の電位も第２図Ｃで示したように上
昇率が低下するようになり、サイリスタ１４のｖｂｏに
達するまでの時間が延長される。 これにより、匍１１
１回路４を介してトランジスタ６のオン期間が第２図ｄ
のように延長し、したがってランプ負荷５のオン制御期
間も第２図ｅのように延長される方向になる。したがっ
て、この図において実線と点線の実効電力を比較すると
ほぼ等しくなり、ランプ負荷５に対してほぼ定電力を供
給している。
のａ−ｅ点に対応しており、それぞれの波形は位相を合
わせて示され、縦軸は電位である。なお、ｂとＣの波形
は電位を他の波形に比べて拡大している。捷す、交流電
源１がスイッチ７によって投入された後の定常状態につ
いて説明する。まず、交流電源１の各半波中の前縁では
サイリスタ１４がオンされないのでトランジスタ１５が
オフであり、抵抗１６を介してトランジスタ６がオンさ
れ、ランプ負荷５はオン制御される。すなわち、各半波
中の前縁ではサイリス、り１４のブレークオーバー電位
に達しないので、電位検出゛回路３は制御回路４とトラ
ンジスタ６を介してランプ負荷６をオン制ｆｆ１ｌｌＬ
でいる。次にその半波中における０点の電位がサイリス
タ１４のブレークオーバー電圧（Ｖｂｏ）に達するとこ
れがオンになり、同時Ｖこトランジスタ１５もオンにな
って、トランジスタ６には入力電流を与えないようにな
る。するとランプ負荷６はオフ制御になる。すなわち、
電位検出回路３は半波中の所定電位を検出することによ
り制御回路４とトランジスタ６を介してランプ負荷６を
オフ制御するようになる。次に交流電源１Ｖこ電位変動
があった場合について説明する。この電位変動は第２図
において点線で示される。このようにたとえば電位が低
下した場合、ツェナーダイオード９によるクランプ波形
（第２図ｂ）の立ち上がり部分が点線のように傾斜する
方向に変位し、０点の電位も第２図Ｃで示したように上
昇率が低下するようになり、サイリスタ１４のｖｂｏに
達するまでの時間が延長される。 これにより、匍１１
１回路４を介してトランジスタ６のオン期間が第２図ｄ
のように延長し、したがってランプ負荷５のオン制御期
間も第２図ｅのように延長される方向になる。したがっ
て、この図において実線と点線の実効電力を比較すると
ほぼ等しくなり、ランプ負荷５に対してほぼ定電力を供
給している。
このように電位検出回路３は半波中の所定電位を検出し
て動作するため、電位変動に応じて位相制御時間がラン
プ負荷５に対して略定電力であるように作用するのであ
る。なお、この回路では、ツェナーダイオード９ならび
νこコンデンサ１３を用いているが、これらの−・力か
なくても、さらに双方ともなくても０点における電位上
昇率Ｏ：↓交流電源１の電イ＼ｒ変動Ｖこよってランプ
負荷５を定市力制側１することができる方向に変わる８
次シこ、交流’ＩＬｊ：源１がスイッチ３によって投入
された直後の過渡状態を説明する。交流電源１０投入直
後でに、抵抗１８とコンデンサ１９０時定数回路によっ
て所定の遅延時間を経Ｊ ｌ、てから制御回路４ＶＣ電
源が供給される。そして、この時間の経過後にトランジ
スタ６に入力端子が与えられる状態ＶＣなり、ランプ負
荷５をオン制御することが可能な状態に至るのであるが
、−ト記遅延時間の間に電位検出回路３はすでに第２図
Ｃの通り、定常的に作動しているため、制御回路４の出
力電位は０点の波形に従って制側１されるようになる。
て動作するため、電位変動に応じて位相制御時間がラン
プ負荷５に対して略定電力であるように作用するのであ
る。なお、この回路では、ツェナーダイオード９ならび
νこコンデンサ１３を用いているが、これらの−・力か
なくても、さらに双方ともなくても０点における電位上
昇率Ｏ：↓交流電源１の電イ＼ｒ変動Ｖこよってランプ
負荷５を定市力制側１することができる方向に変わる８
次シこ、交流’ＩＬｊ：源１がスイッチ３によって投入
された直後の過渡状態を説明する。交流電源１０投入直
後でに、抵抗１８とコンデンサ１９０時定数回路によっ
て所定の遅延時間を経Ｊ ｌ、てから制御回路４ＶＣ電
源が供給される。そして、この時間の経過後にトランジ
スタ６に入力端子が与えられる状態ＶＣなり、ランプ負
荷５をオン制御することが可能な状態に至るのであるが
、−ト記遅延時間の間に電位検出回路３はすでに第２図
Ｃの通り、定常的に作動しているため、制御回路４の出
力電位は０点の波形に従って制側１されるようになる。
しかし、また、この過渡状態では、ランプ負荷６の内部
１！（抗は低いためにランプ負荷５がオン制御されると
ランプ電流が急峻に＼ｒち一ヒがって行く。そして、こ
の電流が抵抗２１に電圧を発生させ、あらかじめ設定さ
れた所定電圧になると、サイリスタ２４をオンさせてト
ランジスタ６の入力電流をバイパスし、定常時の動作に
比して比較的短時間でランプ負荷５がオフ制御されるよ
うになる。そして、サイリスタ２４の電流は電位検出回
路３の作動により制御回路４がオン、すなわち トラン
ジスタ１５の出力電位が降下した段階でオフになる。も
ちろん、サイリスタ２４がオフになってもすでに制御回
路４１はオンになっているのであるから、トランジスタ
６はオンにはならなく、ランプ負荷５はオフ制御のまま
、その半波における動作が終わる。そして、上述のよう
にサイリスタ２４はオフになっているため、次の半波の
前縁におけるランプ負荷６のオン制御は可能であり、こ
の半波ではラング負荷５の内部抵抗が前の半波に比べ上
昇してくるため、ランプ電流の立ち上がりが緩和される
ようになり、したがってサイリスタ２４がオンになるま
での時間が延長され、この半波ではやや長い時間のラン
プ負荷６のオン制御時間が得られる。そして、このよう
に半波ごとＶこラング負荷５のオン：ｌｒ＋Ｉ ｍ＋待
時間延長されてランプ負荷５のソフトスタートが［拝北
となる。この様子は第３図に示してあり、図中の点線は
抵抗２１の値により設定された電流制限値である。そし
て、図の右端の波形が定常時におけるランプ負荷５の電
圧波形となり、第２図ｅの実線のものと等しい。捷だ、
サイリスタ２４Ｖこよる回路は、ランプ負荷６の短絡時
等、過電流からトランジス、り６を保護するものである
ことは言う丑でもない。なお、この回路があれば、抵抗
１８、コンデンサ１９、ツェナーダイオード２０から成
る制御回路４用の電源に時定数は必要でない。すなわち
、コンデンサ１９かなくてもよい。伺故ならば、交流電
源１がいかなる位相で投入されようが、ラング負荷５．
に過電流が生じると直ちＶＣ−ＩＪイリスタ２４がオフ
になってトランジスタ６０人カフに流をバイパスするた
めである。
１！（抗は低いためにランプ負荷５がオン制御されると
ランプ電流が急峻に＼ｒち一ヒがって行く。そして、こ
の電流が抵抗２１に電圧を発生させ、あらかじめ設定さ
れた所定電圧になると、サイリスタ２４をオンさせてト
ランジスタ６の入力電流をバイパスし、定常時の動作に
比して比較的短時間でランプ負荷５がオフ制御されるよ
うになる。そして、サイリスタ２４の電流は電位検出回
路３の作動により制御回路４がオン、すなわち トラン
ジスタ１５の出力電位が降下した段階でオフになる。も
ちろん、サイリスタ２４がオフになってもすでに制御回
路４１はオンになっているのであるから、トランジスタ
６はオンにはならなく、ランプ負荷５はオフ制御のまま
、その半波における動作が終わる。そして、上述のよう
にサイリスタ２４はオフになっているため、次の半波の
前縁におけるランプ負荷６のオン制御は可能であり、こ
の半波ではラング負荷５の内部抵抗が前の半波に比べ上
昇してくるため、ランプ電流の立ち上がりが緩和される
ようになり、したがってサイリスタ２４がオンになるま
での時間が延長され、この半波ではやや長い時間のラン
プ負荷６のオン制御時間が得られる。そして、このよう
に半波ごとＶこラング負荷５のオン：ｌｒ＋Ｉ ｍ＋待
時間延長されてランプ負荷５のソフトスタートが［拝北
となる。この様子は第３図に示してあり、図中の点線は
抵抗２１の値により設定された電流制限値である。そし
て、図の右端の波形が定常時におけるランプ負荷５の電
圧波形となり、第２図ｅの実線のものと等しい。捷だ、
サイリスタ２４Ｖこよる回路は、ランプ負荷６の短絡時
等、過電流からトランジス、り６を保護するものである
ことは言う丑でもない。なお、この回路があれば、抵抗
１８、コンデンサ１９、ツェナーダイオード２０から成
る制御回路４用の電源に時定数は必要でない。すなわち
、コンデンサ１９かなくてもよい。伺故ならば、交流電
源１がいかなる位相で投入されようが、ラング負荷５．
に過電流が生じると直ちＶＣ−ＩＪイリスタ２４がオフ
になってトランジスタ６０人カフに流をバイパスするた
めである。
以−Ｌ説明したように、本発明ｒ１、交流電源と、ラン
プ負荷と、このランプ負荷を開側１するトランジスタと
、このトランジスタを制御する制御回路と、前記交流電
源の各半波中の前縁で前記制御１ｉｊｌ路と前記トラン
ジスタを介して前記ランプ負荷をオン制御しその半波中
の所定電位を検出することにより前記制御回路と前記ト
ランジスタを介して前記ランプ負荷をオフ制＠ｊする′
電位検出回路と、Ｉｊ１■記ランプ負荷の過電流を検出
し前記トランジスタの入力′１に流をバイパスするサイ
リスクとを備えたことを特徴とするラング負荷の位相制
御回路であり、ランプ負荷回路に流れる過電流を防止し
てランプ負荷あるいはトランジスタを適切に保護すると
ともに、ランプ負荷をソフトスタート可能にするという
優れた作用効果を奏するので、う／プ寿６６も延長され
る。１だ、上記サイリスクは制御回路出力の電位降下と
ともに消弧するようになるため、特別なリセット回路を
設ける必要もなく回路が簡易化する特徴を備えている。
プ負荷と、このランプ負荷を開側１するトランジスタと
、このトランジスタを制御する制御回路と、前記交流電
源の各半波中の前縁で前記制御１ｉｊｌ路と前記トラン
ジスタを介して前記ランプ負荷をオン制御しその半波中
の所定電位を検出することにより前記制御回路と前記ト
ランジスタを介して前記ランプ負荷をオフ制＠ｊする′
電位検出回路と、Ｉｊ１■記ランプ負荷の過電流を検出
し前記トランジスタの入力′１に流をバイパスするサイ
リスクとを備えたことを特徴とするラング負荷の位相制
御回路であり、ランプ負荷回路に流れる過電流を防止し
てランプ負荷あるいはトランジスタを適切に保護すると
ともに、ランプ負荷をソフトスタート可能にするという
優れた作用効果を奏するので、う／プ寿６６も延長され
る。１だ、上記サイリスクは制御回路出力の電位降下と
ともに消弧するようになるため、特別なリセット回路を
設ける必要もなく回路が簡易化する特徴を備えている。
また、もちろんのこと、交流電源の電位変動の影響を実
質的に無視して負荷を略定電力制御できる特徴１イΔ１
１えており、従来のサイリスク式位相制御にはない新規
な位相制御回路を提供することが１１目屯である。
質的に無視して負荷を略定電力制御できる特徴１イΔ１
１えており、従来のサイリスク式位相制御にはない新規
な位相制御回路を提供することが１１目屯である。
第１図ｒ土本発明の一実施回路例、第２図に１その各部
波形図、第３図θま交流″ＩｉＬ諒投入箇投入直後プ１
°１荷のノットスタート状態を表わす波形図である。 １・・・・交流電源、３・・・・・・電（Ｉｉ倹ｉ１律
］ｌ路、４・旧・・１１ＪＩＩ司４１回路、５・・・
ラング１１荷、６・川・川・ランジスタ、２４ ・・・
ザイリスタ。
波形図、第３図θま交流″ＩｉＬ諒投入箇投入直後プ１
°１荷のノットスタート状態を表わす波形図である。 １・・・・交流電源、３・・・・・・電（Ｉｉ倹ｉ１律
］ｌ路、４・旧・・１１ＪＩＩ司４１回路、５・・・
ラング１１荷、６・川・川・ランジスタ、２４ ・・・
ザイリスタ。
Claims (1)
- 交流電源と、ランプ負荷と、このランプ負荷を削節する
トランジスタと、このトランジスタを制Ｈ＋する制御回
路と、前記交流電源の各半波中の前縁で前記１ｔｉｌｌ
側１回路と前記トランジスタを介して前記ランプ負荷
をオン制御しその半波中の所定電位を検出することによ
り前記制御回路と＋）７１記トランジスタを介して前記
ランプ負荷をオフ開側１する電位検１１ｉ ［＋１１路
と、ＩＩ！Ｉ Ｈｅランプ負荷の過電流を検出し前記ト
ランジスタの入力端子ヲバイパスするサイリスタとを備
えたことを憤−徴とするランプ負荷の位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8672582A JPS58203528A (ja) | 1982-05-21 | 1982-05-21 | ランプ負荷の位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8672582A JPS58203528A (ja) | 1982-05-21 | 1982-05-21 | ランプ負荷の位相制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58203528A true JPS58203528A (ja) | 1983-11-28 |
Family
ID=13894834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8672582A Pending JPS58203528A (ja) | 1982-05-21 | 1982-05-21 | ランプ負荷の位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58203528A (ja) |
-
1982
- 1982-05-21 JP JP8672582A patent/JPS58203528A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7084692B2 (en) | Control of a thyristor of a rectifying bridge | |
| US4343273A (en) | Ignition system with overrun prevention | |
| US4503359A (en) | Discharge lamp lighting device | |
| JPS58203528A (ja) | ランプ負荷の位相制御回路 | |
| JPS6024669B2 (ja) | 断続型トランジスタ直流変換器 | |
| JPS6124701Y2 (ja) | ||
| JPH1032982A (ja) | 突入電流防止回路 | |
| JPS58198163A (ja) | 位相制御回路 | |
| JPH0215129Y2 (ja) | ||
| SU805468A1 (ru) | Устройство дл защиты от несимметриифАзНыХ НАпР жЕНий ТРЕХфАзНОй СЕТи | |
| JPH11164548A (ja) | 電源装置 | |
| JP3151313B2 (ja) | 電源装置 | |
| JP3151314B2 (ja) | 電源装置 | |
| JPH073833Y2 (ja) | スイッチング電源装置の過電流保護回路 | |
| JPS5815661Y2 (ja) | 機関点火装置 | |
| JPS5930581Y2 (ja) | 電源保護回路 | |
| JPS6230478Y2 (ja) | ||
| JPS6389053A (ja) | スイツチング電源装置 | |
| USRE26866E (en) | Phase controlled alternating current power circuits using_ bidirectional conducting devices | |
| JPS58204763A (ja) | 位相制御回路 | |
| JPS5943831Y2 (ja) | 電源装置 | |
| JPH0314954Y2 (ja) | ||
| JPS6348155A (ja) | ゲ−トタ−ンオフサイリスタのオフゲ−ト回路 | |
| JPS5990398A (ja) | 放電灯点灯装置 | |
| JPS63140663A (ja) | スイツチング電源装置の負荷短絡検出装置 |