JPS58201102A - フイ−ドバツク制御系の制御方法 - Google Patents
フイ−ドバツク制御系の制御方法Info
- Publication number
- JPS58201102A JPS58201102A JP8312082A JP8312082A JPS58201102A JP S58201102 A JPS58201102 A JP S58201102A JP 8312082 A JP8312082 A JP 8312082A JP 8312082 A JP8312082 A JP 8312082A JP S58201102 A JPS58201102 A JP S58201102A
- Authority
- JP
- Japan
- Prior art keywords
- feedback
- signal
- dead time
- target value
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B5/00—Anti-hunting arrangements
- G05B5/01—Anti-hunting arrangements electric
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はフィードバック制御系の制御方法に係シ、特に
、むだ時間を有するフィードバック制御系におけるオー
バーシュートを少なくするに好適なフィードバック制御
系の制御方法に関する。
、むだ時間を有するフィードバック制御系におけるオー
バーシュートを少なくするに好適なフィードバック制御
系の制御方法に関する。
従来のこの種のむだ時間を有するフィードバック制御系
は、制御目標値と、制御対象の制御量金フィードバック
要素を介して取シ出した帰還信号とに基づいて形成した
操作量により制御対象を制御するようにした構成を有し
、前記制御対象あるいはフィードバック要素にむだ時間
を有しているものである。
は、制御目標値と、制御対象の制御量金フィードバック
要素を介して取シ出した帰還信号とに基づいて形成した
操作量により制御対象を制御するようにした構成を有し
、前記制御対象あるいはフィードバック要素にむだ時間
を有しているものである。
このようなむだ時間を有するフィードバック系には、一
般に、比例積分微分（ＰＩＤ）制御器（コントローラ）
を採用しているが、指令値の変化に対し帰還信号が前記
むだ時間によル遅れるため、制御量が必然的にオーバー
シュートすることになる。このようなオーバーシュート
ｔを小さくするためには、ゲインを下げる（正確にはボ
ード線における遮断角周波数を下げる）か、もしくは指
令値の変化率を小さくすることによって、ある程度は可
能であるが、応答が遅くなる欠点を有することになる。
般に、比例積分微分（ＰＩＤ）制御器（コントローラ）
を採用しているが、指令値の変化に対し帰還信号が前記
むだ時間によル遅れるため、制御量が必然的にオーバー
シュートすることになる。このようなオーバーシュート
ｔを小さくするためには、ゲインを下げる（正確にはボ
ード線における遮断角周波数を下げる）か、もしくは指
令値の変化率を小さくすることによって、ある程度は可
能であるが、応答が遅くなる欠点を有することになる。
本発明の目的は、外乱に対する応答を一定以上に保ち、
目標値の変化に対するオーバーシュートを小さくできる
フィードバック制御系の制御方法を提供するにある。
目標値の変化に対するオーバーシュートを小さくできる
フィードバック制御系の制御方法を提供するにある。
本発明は、上記目的を達成するために、目標値よシ前記
むだ時間と同じだけ遅延させた遅延目標値と帰還信号と
に基づいて制御信号を形成すると共に、この制御信号と
前記目標値よシ形成した直接指令信号とをつき合せて操
作信号全形成し、この操作信号によ逆制御対象全制御す
るものである。
むだ時間と同じだけ遅延させた遅延目標値と帰還信号と
に基づいて制御信号を形成すると共に、この制御信号と
前記目標値よシ形成した直接指令信号とをつき合せて操
作信号全形成し、この操作信号によ逆制御対象全制御す
るものである。
以下、本発明に係る一実施例全図面に基づいて説明する
。本発明に係る実施例を説明する前に、まず不発明の基
礎となった事項について説明する。
。本発明に係る実施例を説明する前に、まず不発明の基
礎となった事項について説明する。
第１図は、フィードバック制御系を示す基本ブロック図
である。第１図に示すように、フィードバック制御系は
、制御目標値比（Ｓ゛）と、制御対象１２の制御量Ｃ（
Ｓ）全フィードバック要素１４を介して取り出した帰還
信号Ｂ（Ｓ）と、を制御要素１０に取シ込み、これら信
号几（８）及びＢ（Ｓ）基づいて形成した操作量Ｅ（Ｓ
）により制御対象１２を制御するようにした構成されて
いる。
である。第１図に示すように、フィードバック制御系は
、制御目標値比（Ｓ゛）と、制御対象１２の制御量Ｃ（
Ｓ）全フィードバック要素１４を介して取り出した帰還
信号Ｂ（Ｓ）と、を制御要素１０に取シ込み、これら信
号几（８）及びＢ（Ｓ）基づいて形成した操作量Ｅ（Ｓ
）により制御対象１２を制御するようにした構成されて
いる。
このようなフィードバック制御系において、前記制御対
象１０あるいはフィードバック要素１４にむだ時間を有
している場合に、制御要素１０にはＰＩＤコントローラ
全採用するのが一般的である。
象１０あるいはフィードバック要素１４にむだ時間を有
している場合に、制御要素１０にはＰＩＤコントローラ
全採用するのが一般的である。
このようにＰＩＤコントローラを採用した場合に、目標
値Ｒ（Ｓ）にランプ指令を与えたときの操作量Ｅ （Ｓ
） ：ｂよび帰還（フィードバック）信号Ｂ（Ｓ）の
応答波形の１例を第２図に示している。
値Ｒ（Ｓ）にランプ指令を与えたときの操作量Ｅ （Ｓ
） ：ｂよび帰還（フィードバック）信号Ｂ（Ｓ）の
応答波形の１例を第２図に示している。
目標値Ｒ（Ｓ）’ｅ与えても、フィードバック信号Ｂ（
８１が変化し始めるには、むだ時間ｔ、２要するため、
ＰＩＤコントローラの出力である操作ｔＢ （Ｓ ）は
、過大に増加し、場合によっては第２図に示すようにＰ
ＩＤコントローラの出力限界値で飽和する（時刻ｔ、〜
１．間）。時刻ｔ、に訃いて、フィードバック信号Ｂ（
Ｓ）が目標値相当に達してから操作ｔＥ（Ｓ）は減少し
始めるが、操作量Ｅ（８）は過大になっていたので減少
に時間を要し、第２図に示すようにフィードバック信号
Ｂ（Ｓ）に大きなオーバーシュートＯ８が生じる。この
原因は、フィードバック信号Ｂ（Ｓ）の変化が、目標値
Ｒ（Ｓ）に対しむだ時間ｔ４だけ遅れるにもかかわらず
、目標値Ｒ（＄１とフィードバック信号Ｂ（Ｓ）の突き
合せを行うためである。目標値ＦＬ（Ｓ）’ｒむだ時間
１．だけ遅らせた後に突き合せを行えばこの現象は大幅
に改善される。しかしながら、別な方法で操作量Ｅ（、
Ｓ’）’ｅ変化させ、制御量Ｃ（Ｓ）を目標値凡（Ｓ）
に合うようにする必要がある。
８１が変化し始めるには、むだ時間ｔ、２要するため、
ＰＩＤコントローラの出力である操作ｔＢ （Ｓ ）は
、過大に増加し、場合によっては第２図に示すようにＰ
ＩＤコントローラの出力限界値で飽和する（時刻ｔ、〜
１．間）。時刻ｔ、に訃いて、フィードバック信号Ｂ（
Ｓ）が目標値相当に達してから操作ｔＥ（Ｓ）は減少し
始めるが、操作量Ｅ（８）は過大になっていたので減少
に時間を要し、第２図に示すようにフィードバック信号
Ｂ（Ｓ）に大きなオーバーシュートＯ８が生じる。この
原因は、フィードバック信号Ｂ（Ｓ）の変化が、目標値
Ｒ（Ｓ）に対しむだ時間ｔ４だけ遅れるにもかかわらず
、目標値Ｒ（＄１とフィードバック信号Ｂ（Ｓ）の突き
合せを行うためである。目標値ＦＬ（Ｓ）’ｒむだ時間
１．だけ遅らせた後に突き合せを行えばこの現象は大幅
に改善される。しかしながら、別な方法で操作量Ｅ（、
Ｓ’）’ｅ変化させ、制御量Ｃ（Ｓ）を目標値凡（Ｓ）
に合うようにする必要がある。
第３図は、本発明に係る制御方法の一実施例が適用され
るフィードバック制御系を示すブロック図である。第３
図において、第１図と同一要素には同一の符号を付し、
その説明を省略する。
るフィードバック制御系を示すブロック図である。第３
図において、第１図と同一要素には同一の符号を付し、
その説明を省略する。
この図において、第１図の構成と異なるところは、目標
値Ｒ（Ｓ）をむだ時間要素１６ｆ、介して遅延目標値比
Ｄ（ｓ）ｅ形成すると共に、この目標値几（８）？ゲイ
ン、次元変換器１８分介して直接指令信号ＲＬ（８）ｅ
形成し、遅延目標ＲＤ（８）とフィードバック信号Ｂ（
Ｓ）とを制御要素１０に取シ込み、この制御要素１０か
ら得た制御信号ＣＢ（Ｓ）と前記直接指令信号比（Ｓ）
とを加算器２０でつき合せて操作量Ｅ 、（８）全形成
するようにした点におり、その他の構成には何ら変更が
ない。
値Ｒ（Ｓ）をむだ時間要素１６ｆ、介して遅延目標値比
Ｄ（ｓ）ｅ形成すると共に、この目標値几（８）？ゲイ
ン、次元変換器１８分介して直接指令信号ＲＬ（８）ｅ
形成し、遅延目標ＲＤ（８）とフィードバック信号Ｂ（
Ｓ）とを制御要素１０に取シ込み、この制御要素１０か
ら得た制御信号ＣＢ（Ｓ）と前記直接指令信号比（Ｓ）
とを加算器２０でつき合せて操作量Ｅ 、（８）全形成
するようにした点におり、その他の構成には何ら変更が
ない。
さらに、詳説すると、目標値Ｒ（８）’にむだ時間要素
１６に取ル込み、このむだ時間要素１６は、制御対象１
２もしくはフィードバック要素１４が有するむだ時間ｔ
４だけ遅延させた遅延目標値ＲＤ （Ｓ ）と作成する
ようになっている。このむだ時間要素１６からの遅延目
標値比Ｄ（Ｓ）とフィードバック信号Ｂ（Ｓ）とを制御
要素１０に取シ込んで突き合せを行い、制御信号ＣＥ（
Ｓ）’に形成するようになっている。一方、目標値几（
１３を、ゲイン、次元変換器１８に取り込み、このゲイ
ン、次元変換器１８によって直換指令信号ＲＬ （Ｓ
）を作成し、この信号几Ｌ（８）全加算器２０′ｆ：、
介して操作量Ｂ（８）の１部として制御対象１２に与え
るようになっている。もちろん制御信号ＣＢ（８）を加
算器２０を介して操作量Ｅ（Ｓ）の一部として制御対象
１２に与えるようになっている。
１６に取ル込み、このむだ時間要素１６は、制御対象１
２もしくはフィードバック要素１４が有するむだ時間ｔ
４だけ遅延させた遅延目標値ＲＤ （Ｓ ）と作成する
ようになっている。このむだ時間要素１６からの遅延目
標値比Ｄ（Ｓ）とフィードバック信号Ｂ（Ｓ）とを制御
要素１０に取シ込んで突き合せを行い、制御信号ＣＥ（
Ｓ）’に形成するようになっている。一方、目標値几（
１３を、ゲイン、次元変換器１８に取り込み、このゲイ
ン、次元変換器１８によって直換指令信号ＲＬ （Ｓ
）を作成し、この信号几Ｌ（８）全加算器２０′ｆ：、
介して操作量Ｂ（８）の１部として制御対象１２に与え
るようになっている。もちろん制御信号ＣＢ（８）を加
算器２０を介して操作量Ｅ（Ｓ）の一部として制御対象
１２に与えるようになっている。
上述のように構成されたフィードバック制御系の動作を
第４図に示すタイムチャートを参照して説明する。
第４図に示すタイムチャートを参照して説明する。
直接指令信号几Ｌ（ｌｉ）は、フィードバック制御を採
用しないオープンルーズの操作量と同一であシ、制御量
Ｃ（３）に対して連応性はあるが、外乱に対する補正能
力は無いものである。また、外乱に対する補正能力は、
フィードバック要素１４及び制御要素１（ｌ介するフィ
ードバックルーズによシ実現されるが、目標値几Ｄ（Ｓ
）を制御対象（プロセス）側が有するむだ時間と略同−
だけむだ時間要素１６で遅延させているので（第４図■
）参照）、過大な制御信号ＣＥ（Ｓ）は発生しないこと
になる（第４図ＧＶ）参照）。したがって、操作ｆＥ
（Ｓ ）は、第４図（Ｖ）に示すようにわずかのオーバ
ーシュートとアンダーシュートｆｆ１ｉ返すだけとなる
。フィードバック信号Ｂ（Ｓ）も、第４図（イ）に示す
ように、そのオーバーシュートＯ８は、小さなものとな
ることが理解できる。
用しないオープンルーズの操作量と同一であシ、制御量
Ｃ（３）に対して連応性はあるが、外乱に対する補正能
力は無いものである。また、外乱に対する補正能力は、
フィードバック要素１４及び制御要素１（ｌ介するフィ
ードバックルーズによシ実現されるが、目標値几Ｄ（Ｓ
）を制御対象（プロセス）側が有するむだ時間と略同−
だけむだ時間要素１６で遅延させているので（第４図■
）参照）、過大な制御信号ＣＥ（Ｓ）は発生しないこと
になる（第４図ＧＶ）参照）。したがって、操作ｆＥ
（Ｓ ）は、第４図（Ｖ）に示すようにわずかのオーバ
ーシュートとアンダーシュートｆｆ１ｉ返すだけとなる
。フィードバック信号Ｂ（Ｓ）も、第４図（イ）に示す
ように、そのオーバーシュートＯ８は、小さなものとな
ることが理解できる。
なお、本発明を実現させるためのむだ時間要素１６は、
アナログ回路で構成するのは、複雑であつたが、現在は
安価なマイクロコンピュータで容易に実現することがで
きるものである。プロセス側のむだ時間がプロセス条件
によシ変化する場合でもマイクロコンピュータを採用す
れば、可変むだ時間を発生させることは容易である。
アナログ回路で構成するのは、複雑であつたが、現在は
安価なマイクロコンピュータで容易に実現することがで
きるものである。プロセス側のむだ時間がプロセス条件
によシ変化する場合でもマイクロコンピュータを採用す
れば、可変むだ時間を発生させることは容易である。
以上述べたように本発明によれば、むだ時間を有するフ
ィードバック制御系の応答性をそこなわずに、オーバー
シュートを著しく減少できる効果がある。
ィードバック制御系の応答性をそこなわずに、オーバー
シュートを著しく減少できる効果がある。
第１図はフィードバック制御系の基本的構成を示すブロ
ック図、第２図は第１図に示す制御系の応答波形を示す
タイムチャート、第３図は本発明に係る一実施例が適用
されるフィードバック制御系を示すブロック図、第４図
（Ｉ）乃至■は第３図に示すフィードバック制御系の各
部の応答波形を示すタイムチャートである。
ック図、第２図は第１図に示す制御系の応答波形を示す
タイムチャート、第３図は本発明に係る一実施例が適用
されるフィードバック制御系を示すブロック図、第４図
（Ｉ）乃至■は第３図に示すフィードバック制御系の各
部の応答波形を示すタイムチャートである。
Claims (1)
- １、制御目標値と制御対象からの制御量をフィードバッ
ク要素を介して取シ出した帰還信号とに基づいて形成し
た操作量によシ制御対象を制御する構成を含み、前記制
御対象あるいはフィードバック要素にむだ時間を有する
フィードバック制御系にかいて、前記目標値から前記む
だ時間と略同じだけ遅延させた遅延目標値を形成し、こ
の遅延目標値と帰還信号とをつき合せて制御信号を形成
すると共に、この制御信号と前記目標値よ勺形成した直
接指令信号とをつき合せて操作量を形成することを特徴
とするフィードバック制御系の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8312082A JPS58201102A (ja) | 1982-05-19 | 1982-05-19 | フイ−ドバツク制御系の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8312082A JPS58201102A (ja) | 1982-05-19 | 1982-05-19 | フイ−ドバツク制御系の制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58201102A true JPS58201102A (ja) | 1983-11-22 |
Family
ID=13793339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8312082A Pending JPS58201102A (ja) | 1982-05-19 | 1982-05-19 | フイ−ドバツク制御系の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58201102A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62219001A (ja) * | 1986-03-20 | 1987-09-26 | Toshiba Corp | 制御装置 |
| JPS63192667A (ja) * | 1987-02-03 | 1988-08-10 | Nippon Denso Co Ltd | 車両用後輪操舵装置 |
| WO2013146976A1 (ja) * | 2012-03-28 | 2013-10-03 | 株式会社クボタ | 膜分離装置の運転方法及び膜分離装置 |
| JP2013202471A (ja) * | 2012-03-28 | 2013-10-07 | Kubota Corp | 膜分離装置の運転方法及び膜分離装置 |
| JP2013202472A (ja) * | 2012-03-28 | 2013-10-07 | Kubota Corp | 膜分離装置の運転方法及び膜分離装置 |
-
1982
- 1982-05-19 JP JP8312082A patent/JPS58201102A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62219001A (ja) * | 1986-03-20 | 1987-09-26 | Toshiba Corp | 制御装置 |
| JPS63192667A (ja) * | 1987-02-03 | 1988-08-10 | Nippon Denso Co Ltd | 車両用後輪操舵装置 |
| WO2013146976A1 (ja) * | 2012-03-28 | 2013-10-03 | 株式会社クボタ | 膜分離装置の運転方法及び膜分離装置 |
| JP2013202471A (ja) * | 2012-03-28 | 2013-10-07 | Kubota Corp | 膜分離装置の運転方法及び膜分離装置 |
| JP2013202472A (ja) * | 2012-03-28 | 2013-10-07 | Kubota Corp | 膜分離装置の運転方法及び膜分離装置 |
| US10010834B2 (en) | 2012-03-28 | 2018-07-03 | Kubota Corporation | Operating method for membrane separation device and membrane separation device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58201102A (ja) | フイ−ドバツク制御系の制御方法 | |
| JP3804060B2 (ja) | フィードバック制御装置 | |
| JPS60207461A (ja) | 変換装置の制御装置 | |
| JPS63140301A (ja) | 電動操作端制御装置 | |
| JPS6214844B2 (ja) | ||
| JPH042537Y2 (ja) | ||
| JPH05100714A (ja) | ゲイン適応形調節装置 | |
| JPS6343975B2 (ja) | ||
| JPS631603B2 (ja) | ||
| JPH01240902A (ja) | 調節計 | |
| JPH0372884B2 (ja) | ||
| JPH04215104A (ja) | フィードバック制御装置 | |
| JPS59153002A (ja) | ボイラの主蒸気圧力制御装置 | |
| JPS621182Y2 (ja) | ||
| JPH0430041B2 (ja) | ||
| JPS59206179A (ja) | 抵抗溶接用電圧補償制御方法及び装置 | |
| JP4622063B2 (ja) | 発電機制御装置及び発電機制御方法 | |
| JPS6350620B2 (ja) | ||
| JPS6098886A (ja) | 誘導電動機の駆動装置 | |
| JPS60125136A (ja) | 電力変換装置 | |
| JPS59183401A (ja) | プロセス制御装置 | |
| JPS6277606A (ja) | Ｉ−ｐｄ制御方式 | |
| JPS59198572A (ja) | 磁気ヘツド位置決め制御方式 | |
| JPS60104904U (ja) | プロセス制御装置 | |
| JPH0713801B2 (ja) | 制御装置 |