JPS58198983A - プロセツサ間通信方式 - Google Patents
プロセツサ間通信方式Info
- Publication number
- JPS58198983A JPS58198983A JP8158082A JP8158082A JPS58198983A JP S58198983 A JPS58198983 A JP S58198983A JP 8158082 A JP8158082 A JP 8158082A JP 8158082 A JP8158082 A JP 8158082A JP S58198983 A JPS58198983 A JP S58198983A
- Authority
- JP
- Japan
- Prior art keywords
- information
- memory
- communication
- control device
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Exchange Systems With Centralized Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明は分散制御方式の時分割交換機におけるネットワ
ークを制御するプロセッサ相互のデロセ、す間通信方式
に関するものである。
ークを制御するプロセッサ相互のデロセ、す間通信方式
に関するものである。
（２） 従来技術と問題点
第１図は分散制御方式の時分割交換機における従来のデ
ロセ、す関通信方式に関するものである。
ロセ、す関通信方式に関するものである。
同図において１はネットワーク“θ″を制御する制御装
置、２はネットワーク“１″を制御する制御装置、３お
よび４は！ルチｌロセ、す関通信制御装置、５は通信パ
ス制御装置、６は通信パスをそれぞれ示す。
置、２はネットワーク“１″を制御する制御装置、３お
よび４は！ルチｌロセ、す関通信制御装置、５は通信パ
ス制御装置、６は通信パスをそれぞれ示す。
第１図のごとき方式において、制御装置１より制御装置
２に情報を送出する場合、まず制御装置ｌよシマルチゾ
ロセ、す関通信制御装置３のメモリに情報を転送する。
２に情報を送出する場合、まず制御装置ｌよシマルチゾ
ロセ、す関通信制御装置３のメモリに情報を転送する。
つぎに！ルチゾロセ、す間通信制御装置３が通信パス制
御装置５に通信ノ譬ス占有の請求を送出する。すると通
信ノ々ス制御装置５は要求を検出すると通信パス占有の
許可をマルチノロセッサ間通信制御装置３へ送る。そこ
でｉルナプロセッサ間通信制御装置３は占有許可によシ
送出先の１イクロｌロセ、す通信制御装置４に送出訣求
を出し送出先より準備完了信号を受信すると該マルチ／
ロセ、す関通信制御装置３のメモリの情報を送出する。
御装置５に通信ノ譬ス占有の請求を送出する。すると通
信ノ々ス制御装置５は要求を検出すると通信パス占有の
許可をマルチノロセッサ間通信制御装置３へ送る。そこ
でｉルナプロセッサ間通信制御装置３は占有許可によシ
送出先の１イクロｌロセ、す通信制御装置４に送出訣求
を出し送出先より準備完了信号を受信すると該マルチ／
ロセ、す関通信制御装置３のメモリの情報を送出する。
以上のごとき従来の方式においては通信・臂ス制御装置
、マルチｌクセ、す間通信制御装置等の装置が必要であ
り、ハード量が膨大である。
、マルチｌクセ、す間通信制御装置等の装置が必要であ
り、ハード量が膨大である。
（３）発明の目的
本発明は上記従来の欠点にかんがみハード量を減少させ
ることを可能としたデロセ、す関通信方式を提供するこ
とにある。
ることを可能としたデロセ、す関通信方式を提供するこ
とにある。
（４）発明の構成
この目的は本発明によればマルチプロセッサによる分散
制御方式の時分割電子交換機において、各グロセ、すが
制御するネットワークに、前記ゾロセ、す関の情報送信
メモリ、情報受信メモリ。
制御方式の時分割電子交換機において、各グロセ、すが
制御するネットワークに、前記ゾロセ、す関の情報送信
メモリ、情報受信メモリ。
前記情報送信メモリの内容を通話路へ挿入する挿入回路
、および前記情報受信メモリへ前記通話路の情報を分配
する回路を具備し前記プロセッサ間の情報の送受信を前
記通話路を介して行なうヒとを特徴とする！ロセッサ関
通信方式を提供することによって達成される。
、および前記情報受信メモリへ前記通話路の情報を分配
する回路を具備し前記プロセッサ間の情報の送受信を前
記通話路を介して行なうヒとを特徴とする！ロセッサ関
通信方式を提供することによって達成される。
（５）発明の実施例
以下本発明にかかる方式の実施例について図面により祥
細に説明する。
細に説明する。
第２図に本発明の１実施例のプロ、り図を示す。
ｗＡ２図においてｌはネットワーク“Ｏ”を制御する制
御装置、２はネットワーク“１″を制御する制御装置、
７，８は通話路メモＩＪ、９＃１０は拡張通話路メモリ
、１１，１２．１３はネットワーク５Ｑｌｌのノロセ、
す間通信用情報送出メモリ、咳メモリのアドレスセレク
タ、該メモリのアドレスカウンタ、１４．１５．１６は
ネットワーク１１＃の同一回路、１７，１８．１９はネ
ットワーク＠Ｏ”のプロセ、す間通信用情報受信メモリ
、骸メモリのアドレスセレクタ、該メモリのアドレスカ
ウンタ、２０，２１．２２はネットワーク°１＃の同一
回路、２３．２４は情報送出メモリの出力を通話路に挿
入するインサーター、２５．２６は通話路よシ受信情報
を受信メモリにとりこむドロ、ノ９−１２７はネットワ
ーク間を接続する通話路である。
御装置、２はネットワーク“１″を制御する制御装置、
７，８は通話路メモＩＪ、９＃１０は拡張通話路メモリ
、１１，１２．１３はネットワーク５Ｑｌｌのノロセ、
す間通信用情報送出メモリ、咳メモリのアドレスセレク
タ、該メモリのアドレスカウンタ、１４．１５．１６は
ネットワーク１１＃の同一回路、１７，１８．１９はネ
ットワーク＠Ｏ”のプロセ、す間通信用情報受信メモリ
、骸メモリのアドレスセレクタ、該メモリのアドレスカ
ウンタ、２０，２１．２２はネットワーク°１＃の同一
回路、２３．２４は情報送出メモリの出力を通話路に挿
入するインサーター、２５．２６は通話路よシ受信情報
を受信メモリにとりこむドロ、ノ９−１２７はネットワ
ーク間を接続する通話路である。
なお第２図において３０．３１はそれぞれライン回路、
３２．３４はマルチ！レクサ、３３゜３５はデマルチブ
レフサ、３６．３８はドロ、ノ譬−１３７，３９は受信
メモリ、４０．４２はインサータ、４１．４３は送信メ
モリを示す。３０〜４３はいずれもネットワーク“ｏ１
″ｌ’の外ＳＯ従米の回路である。
３２．３４はマルチ！レクサ、３３゜３５はデマルチブ
レフサ、３６．３８はドロ、ノ譬−１３７，３９は受信
メモリ、４０．４２はインサータ、４１．４３は送信メ
モリを示す。３０〜４３はいずれもネットワーク“ｏ１
″ｌ’の外ＳＯ従米の回路である。
つぎに第２図の！ロブ２図の動作を編４図および第５図
を参照しつつ説明する。
を参照しつつ説明する。
制御装置ｌが制御装置２に情ｔ４を送出する場合、まず
情報送出メモリのアドレスセレクタ１２’ｉｌｉ制御装
置個のアドレスに選択して送出情報を情１１送出メモ’
Ｊ１．ｌに第３図（４）に示すように督き込む。
情報送出メモリのアドレスセレクタ１２’ｉｌｉ制御装
置個のアドレスに選択して送出情報を情１１送出メモ’
Ｊ１．ｌに第３図（４）に示すように督き込む。
全情報書込み後制御装置ｌはアドレスセレクタ１２をア
ドレスカウンタ１３を選択するように指定する。そうす
ると情報送出メモリ１１０出力はＭ４図に示すごとくあ
らかじめ割付けられてする通信用タイムスロットにイン
サーター２３によル通鈷路に挿入されネットワーク″″
ｌ”の拡張通話路メモリｌＯに情報がストアされる・制
御装置２は通信用タイムスロットを絖出すときに拡張通
話路メモリ１０を指定すればドロツノ々２６にょｐ通信
情報がアドレスカウンタ２２に従った情報受信メモリ２
０にストアされる・このメモリ収容状勤を總３図（１１
）に示す、このような動作によ夕１１１制御装置ｌより
制御装置２への通信情報（Ｎバイト）がネットワーク“
１＃の情報受信メモリ２０に全バイトストアされる。制
御装置２はアドレスセレクタ２１が制御装置側のアドレ
スを選択しているときに情報受信メモリ２０の内容を読
取シ制御装置ｌよりの情報を受信する。
ドレスカウンタ１３を選択するように指定する。そうす
ると情報送出メモリ１１０出力はＭ４図に示すごとくあ
らかじめ割付けられてする通信用タイムスロットにイン
サーター２３によル通鈷路に挿入されネットワーク″″
ｌ”の拡張通話路メモリｌＯに情報がストアされる・制
御装置２は通信用タイムスロットを絖出すときに拡張通
話路メモリ１０を指定すればドロツノ々２６にょｐ通信
情報がアドレスカウンタ２２に従った情報受信メモリ２
０にストアされる・このメモリ収容状勤を總３図（１１
）に示す、このような動作によ夕１１１制御装置ｌより
制御装置２への通信情報（Ｎバイト）がネットワーク“
１＃の情報受信メモリ２０に全バイトストアされる。制
御装置２はアドレスセレクタ２１が制御装置側のアドレ
スを選択しているときに情報受信メモリ２０の内容を読
取シ制御装置ｌよりの情報を受信する。
なお第２図の実施例においては２ネ、トヮーク構成時の
場合を示したが、３ネツトワ一ク以上でも通信用タイム
ストロ、トを増加することにより同様の効果が得られる
ことは勿論である。
場合を示したが、３ネツトワ一ク以上でも通信用タイム
ストロ、トを増加することにより同様の効果が得られる
ことは勿論である。
（６）発明の効果
以上詳細に説明したように本発明によれば既存のネット
ワーク間の音声通話路を使用することにより従来のごと
きマルチプロセッサ間通信制御装置等の装置が不要とな
υハード量が減少し、且つネットワーク間の接続ケーブ
ルを減らすことができるので通信の低価格化にあたって
その効果は大なるものがある。
ワーク間の音声通話路を使用することにより従来のごと
きマルチプロセッサ間通信制御装置等の装置が不要とな
υハード量が減少し、且つネットワーク間の接続ケーブ
ルを減らすことができるので通信の低価格化にあたって
その効果は大なるものがある。
第１図は従来のノロセ、す関通信方式の１例のゾロ、り
図、第２図は本発明Ｋかかる！ロセッサ間通信方式の１
実施例のプロ、り図、第３図は第２図の情報送出メモリ
および情報受信メモリの内容を示す図、第４図は本発明
にかかる方式における通信用タイムスロットの内容を示
す。 図において、１はネットワーク１０＃を制御する制御装
置、２はネットワーク“ｌ“を制御する制御装置、７．
８は通話路メモリ、９．ｌＯは拡張通話路メモリ、１１
，１２．１３はネットワーク“Ｏ″のプロセッサ間通信
用情報送出メモリ、該メモリのアドレスセレクタ、該メ
モリのアドレスカウンタ、１４．１５．１６はネットワ
ーク＠ｌ”の同一回路、１７．１８．１９はネットワー
ク１０＃のプロセッサ間通信用情報受信メモリ、該メモ
リのアドレスセレクタ、該メモ鳴りのアドレスカウンタ
、２０．２１．２２はネットワーク１１”の同一回路、
２３．２４は情報送出メモリの出力を通話路に挿入する
インサーター、２５．２６は通話路より受信情報を受信
メモリにとりこむドロツノ−１２７はネ、トワーク間を
接続する通話路をそれぞれ示す。 特許出願人 塵士通株式会社 特許出願代珈人 弁理士 青 本 則 弁珈士西値和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
図、第２図は本発明Ｋかかる！ロセッサ間通信方式の１
実施例のプロ、り図、第３図は第２図の情報送出メモリ
および情報受信メモリの内容を示す図、第４図は本発明
にかかる方式における通信用タイムスロットの内容を示
す。 図において、１はネットワーク１０＃を制御する制御装
置、２はネットワーク“ｌ“を制御する制御装置、７．
８は通話路メモリ、９．ｌＯは拡張通話路メモリ、１１
，１２．１３はネットワーク“Ｏ″のプロセッサ間通信
用情報送出メモリ、該メモリのアドレスセレクタ、該メ
モリのアドレスカウンタ、１４．１５．１６はネットワ
ーク＠ｌ”の同一回路、１７．１８．１９はネットワー
ク１０＃のプロセッサ間通信用情報受信メモリ、該メモ
リのアドレスセレクタ、該メモ鳴りのアドレスカウンタ
、２０．２１．２２はネットワーク１１”の同一回路、
２３．２４は情報送出メモリの出力を通話路に挿入する
インサーター、２５．２６は通話路より受信情報を受信
メモリにとりこむドロツノ−１２７はネ、トワーク間を
接続する通話路をそれぞれ示す。 特許出願人 塵士通株式会社 特許出願代珈人 弁理士 青 本 則 弁珈士西値和之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
Claims (1)
- 【特許請求の範囲】 マルチゾロセッサによる分散制御方式の時分割電子交換
機において、各グロセ、すが制御するネ。 トワークに、前記！ロセッを間の情報送信メモリ、情報
受信メモリ、前記情報送信メモリの内容を通話路へ挿入
する挿入回斃、および前記情報受信メモリへ前記通話路
の情報を分配する回路を具備し前記グロセ、す間の情＊
１０送受信な前記通話路を介して行なうことを特徴とす
るデロセ、す関通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8158082A JPS58198983A (ja) | 1982-05-17 | 1982-05-17 | プロセツサ間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8158082A JPS58198983A (ja) | 1982-05-17 | 1982-05-17 | プロセツサ間通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58198983A true JPS58198983A (ja) | 1983-11-19 |
Family
ID=13750246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8158082A Pending JPS58198983A (ja) | 1982-05-17 | 1982-05-17 | プロセツサ間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58198983A (ja) |
-
1982
- 1982-05-17 JP JP8158082A patent/JPS58198983A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI74573C (fi) | Digitalomkopplingselement med flera portar. | |
| US4621357A (en) | Time division switching system control arrangement and method | |
| JPH0311159B2 (ja) | ||
| JPH0552118B2 (ja) | ||
| JPS62241451A (ja) | 集線分配方式 | |
| ES8605341A1 (es) | Circuito de interfase uso en un sistema de comunicacion telefonica. | |
| DE3685499D1 (de) | Zentralisiertes fernsprech-zeitkanalvermittlungssystem mit netzabbildungsansprechverhalten. | |
| JPS6410157B2 (ja) | ||
| ES8401294A1 (es) | "un sistema de diagnostico para una red de conmutacion con control distribuido". | |
| JPS581362A (ja) | 回線モ−ドおよびパケツトモ−ドチヤンネル用の時分割切換システム | |
| JP3053094B2 (ja) | ディジタル信号の統計的多重化方法 | |
| US4530092A (en) | Distributed switching system having multiple time slot interchanger nodes | |
| JPS5986991A (ja) | 制御可能に通信接続を設定する回路および方法 | |
| JPS58198983A (ja) | プロセツサ間通信方式 | |
| KR19990006958A (ko) | 시내 교환 시험의 개선 장치 | |
| JP2002524889A (ja) | 遠隔通信スイッチノードのためのリソースインタフェイスユニット | |
| JPH05504036A (ja) | サービス統合型電話設備のデジタル通信システム | |
| JP2940251B2 (ja) | 通話路スイッチ切替えシステム | |
| JP3052903B2 (ja) | 時分割多重化信号分離装置 | |
| CA2054742A1 (en) | Digital signal multiplexer | |
| EP0841784A2 (en) | Packet switch for the transmission of PCM frames | |
| JPS6065640A (ja) | 交換装置 | |
| JPH0376449A (ja) | ループ型ｌａｎにおける回線交換方法 | |
| JPH0785600B2 (ja) | 時分割交換システム | |
| JPS6145649A (ja) | 回線多重型ル−プ状ネツトワ−クに於けるマルチドロツプ通信方式 |