JPS58195473A

JPS58195473A - Ｐｗｍインバ−タの制御装置

Info

Publication number: JPS58195473A
Application number: JP57076635A
Authority: JP
Inventors: Katsu Maekawa; 克前川
Original assignee: Toshiba Corp; Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1982-05-10
Filing date: 1982-05-10
Publication date: 1983-11-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】ａ　技術分野本発明は電圧形インバータの制御装置に係り特に出力電
圧のパルス幅を変えて出力電圧の大きさを制御するＰＷ
Ｍインバータの制御装置に関する。

ｂ　発明の技術的背景第１図は本発明が適用される一般的なインバータの主回
路図である。交流電源Ｐ８がら整流器ＲＢＣを介して直
流電源を得、スイッチ素子例えばトランジスタＵＰＴ，
ＶＰＴ，ＷＰＴ，ＵＮＴ，ＶＮＴ，ＷＮＴにより３相交
流電圧に変換して交流負荷例えば誘導電動機ＩＭ等を駆
動する。各スイッチ素子ＵＰＴ〜ＷＮＴはパルス幅変調
制御（以下ＰＷＭ制御とする）によりオン・オフ動作し
て交流電圧の大きさと周波数の双方が制御され、これ等
を総称してＰＷＭインバータと呼ぶ。

ＰＷＭインバーターにより誘導電動機の可変速制御を行
う方式Ｖ／Ｆ制御方式がある。この方式はセンサレスと
いう特徴を持つが、これは電動機特性がＰＷＭ制御方法に全面的に依存することをも意味する。

電流御を行なうような他の制御方式の場合には、ＰＷＭ
制御の誤差は外側の電流制御ループによって修正される
が、ＶＩＦ制御の場合、何ら修正動作はおこなわれない
。そのためＰＷＭ制御の良否が電動機の運転特性に大き
く影響する。

従来行なわれていたＰＷＭ制御方法における問題点とし
ては以下の様なものがある。まず第１に、変調周波数が
一定の場合、変調周波数と出力周波数間にいうなりを生
じ、このうなりによって電動機に供給される電圧が時々
刻々変化し、電流ビート及びそれにともなう振動、騒音
等の原因となりていた。第２に、アナログ回路で三角波
と出力電圧基準とを比較してＰＷＭ信号を得る方式で、
低次高調波を除去しようとすれば、３相分の瞬時電圧基
準（正弦波関数等の単位振幅の関数に、出力電圧の振幅
基準を掛けたもの）が必要で、この３相間のバランスを
とることが難しく、直流分を生じていた。

第１の問題点を避けるには、変調周波数と出力周波数と
の同期をとればよい。しかし、同期をとると、出力周波
数が低いときには、変調周波数も低くなって電流リップ
ルが増加し、電動機効率を悪化させる。一方出力周波数
が高くなると変調周波数も高くなってスイッチング損失
が増加する。

これらの問題点を避けるため、メモリを使用して、出力
周波数に応じたパルス数、電圧となる様なＰＷＭパター
ンを得る方式もあるが、この方式は、ＰＷＭパターンを
電気角に応じてとり出す方式であるため、低速になると
メモリの１アドレスあたりの時間が長くなり、時間的な
精度が悪くなる、パルス数切換点付近で動作が不安定に
なるのを避けるため出力周波数をディジタル的にしか制
御できない、などの欠点がある。

Ｃ　発明の目的本発明は、これらを解決するためになされたもので、出
力周波数を連続的に可変でき、またその出力周波数口応
じでパルス数が切り換って変調周波数が一定の範囲内と
なり、ま九どのパルス数でも出力周波数と変調周波数と
は同期しているからうなりを生じない、また低速域でも
時間的な精度が悪化しないＰＷＭインバータの制御装置
を得るのが目的である。

ｄ　発明の制御原理まず、本発明にて使用するパルス幅制御原理につき説明
する。インバータ各相の電位をどの様に制御するかを第
２図の波形図に示す。誘導電動機に供給する電圧の低次
高調波をなくすための方法は種々考えられるが、本発明
では誘導電動機に供給する線間電圧を正弦波に制御する
方法として、成る相の電位に対し、他の二相の電位を制
御し、二つの線間電圧を定めることにより、残る一つの
線間電圧も定める様にする。

第２図において、電気角θが０度から６０度壕での間、
Ｖ相は直流電源の負電位に保つ。すなわち、第１図にお
いて直流電源の負側に接続されたトランジスタＶＮＴを
オンし、正側に接続したトランジスタＶＰＴはオフして
おく。誘導電動機ＩＭの線間電圧をＶに制御したいとき
、線間電圧Ｖｅｒがｖｓｉｎ（θ＋３０°）なる電圧を
発生させるよう、トランジスタＵＰＴとトランジスタＵ
ＮＴとを交互にオンオフ制御する。線間電圧ＶＶＷも同
様にトランジスタＷＰＴとＷＮＴとを交互にオン・オフ
制御することにより、ｖｃｏｓθなる電圧を生じさせる
。これにより、線間電圧ＶＵＶ、Ｖｖｗ、ＶｗＵはＶｕ
ｖ＝ｖｓｉｎ（θ＋３０°）・・・（１）Ｖｖｗ＝−ｖ
ｃｏｓθ＝ｖｓｉｎ（θ−９０°）　　　　　　　・（
２）Ｖｗｕ＝ｖｃｏｓθ−ｖｓｉｎ（θ＋３０°）＝ｖ
ｓｉｎ（θ＋１５０°）　（３）と、互いに１２０度づ
つ位相のずれを正弦波に制御される。

電気角θが６０度〜１２０度の間は、Ｕ相電位を直流電
源の正電位に保ち、線間電圧ＶｕｖはＶｃｏｓ（θ−６
０°）、線間電圧Ｖｗｕは、−ｖｓｉｎ（θ−３０°）
なる電圧を生じさせる。これにより、各線間電圧はＶｕ
ｖ＝ｖｃｏｓ（θ−６０°）−ｖｓｉｎ（θ＋３０°）
　　　　　　（４）Ｖｕｗ＝−ｖｃｏｓ（θ−６０°）
−｛−ｓｉｎ（θ−３０°）｝＝ｖｓｉｎ（θ−９０°
）　・・・（５）Ｖｗｕ＝−ｖｓｉｎ（θ−３０°）＝
ｖｓｉｎ（θ＋１５０°）　・・・（６）となる。

直流側中性点に対するインバータの各相電位Ｅｕ、Ｅｖ
、Ｅｗは第２図に示す様に６０度毎に、不連続に制御さ
れるが、誘導電動機ＩＭの線間電圧Ｖｕｖ、Ｖｖｗ、Ｖ
ｗｕに関しては（１）式と（４）式、（２）式と（５）
式、（３）式と（６）式が等しいことが示す様に連続し
た正弦波となる。

電気角θが１２０度〜３６０度間も、順次６０度毎に、
正電位または負電位に保つ相を入れかえ、電気角ｅがθ
度〜６０度間にてＷ相、Ｕ相を制御していた信号と同様
の信号を所定の相の正側と負側のトランジスタに与えサ
イクリックに制御を繰や返す。

次に線間電圧を制御するためのパルス幅制御方法につい
て、第３図により説明する。電気角６０度を均等にＰ側
に分割し、６０／Ｐ＝Δθとする。また、ある出力周波
数のとき、Δθだけ電気角が進むので、その中心の電気
角をθ、直流電源電圧をＥｄとし、電気角θが０〜６０
度に於る線間電圧Ｖｕｖをｖｓｉｎ（θ＋３０°）とな
る様にする。にはなる式が成り立つ時間Ｔｕｐだけ、ト
ランジスタＵＰＴをオン（トランジスタＵＮＴはオフ）
してＵ相電位を直流電源の正側電位と等しくし、残りの
時間（Ｔｍ−Ｔｕｐ）はトランジスタＵＮＴをオン（ト
ランジスタＯＰＴはオフ）して、Ｕ相電位を直流電源の
負電位と等しくする。これにより、Δθ間に於る線間電
圧Ｖｕｗの平均電圧は、となる。同様に、線間電圧・ＶｖｗはＴｗｐ＝Ｖ／Ｅｄ・ｃｏｓθ・Ｔｍ・・・・・・（９）
なる式にもとづいて、時間Ｔｗｐの間トランジスタＷＰ
Ｔをオン（トランジスタＷＮＴはオフ）し、残りの時間
（Ｔｍ−Ｔｗｐ）は、トランジスタＷＮＴをオン（トラ
ンジスタＷＰＴはオフ）すれば、Δθ間の線間電圧ＶＶ
Ｗの平均電圧はｖｃｏｓθとなる。

上述の様にして定められた各トランジスタのオン・オフ
によりΔθ間に於るパルス波形は第３図に示す様に、Δ
θの中心の電気角θに対して対称にする。これによって
、１周期間の各相の出力波形線間電圧波形とも対称にな
る。

本発明は以上のように、パルス幅を制御して各Δθ間の
平均電圧を制御し、それによって第２図に示す様に各相
出力電位を制御し、線間電圧を正弦波に制御しようとす
るものである。

出力線間電圧の大きさＶはｖ／Ｅｄによって制御される
からこれを制御率と呼ぶことにする。また各Δθ間のひ
とつのパルス幅は、そのΔθの中心における関数値と制
御率ｖ／Ｅｄとの積によって制御されるから、これを瞬
時制御率と呼ぶこと番こする。

ｅ発明の実施例第４図は本発明によるＰＷＭインバータのパルス幅制御
回路の一実施例を示した制御ブロック図である。第４図
において、１は周波数設定器、２は周波数設定器１より
与えられる電圧を運転周波数ｆ０の６ｘｎｘｐ倍（ｎ、
ｐとも整数）の周波数のパルス列に変換するＶＦコンバ
ータ、３はｎカウンタでＶＦコンバータ２から与えられ
るパルスをパルス数切換制御回路７から与えられる最大
カウントへ数のｎ個計数する毎にワンショットパルスを
出力するｎ進カウンタとして動作し、その出力パルスの
周波数は６ｘＰｘｆ０となる。従って運転周波数ｆ０の
１周期間に６ＸＰ個のパルスが得られ、このパルス間隔
を既に説明したΔθ（＝６０°／Ｐ）とする。

４は周期測定回路でありカウンタ３の出力するパルス間
隔Δθにクロックゼネレータ５の出力する一定間隔のク
ロックパルスをカウントして時間を側室する。この測定
時間が、既に説明したΔθの周期Ｔｍである。

６はＰカウンタでパルス数切換制御回路７より与えられ
る最大カウント数のＰ個だけカウンタ３より与えられる
パルスを計数する毎にワンショットパルス発生しＰ進カ
ウンタとして動作する。

またＰカウンタ６はそのカウント値により後述ＲＯＭ　
９ａ、９ｂの下位アドレスＡＬを指定する。

パルス数切換制御回路７は一期欄定回路４より与えられ
る周期測定値Ｔｍを最大周期Ｔｍ（ｍａｘ）及び最小周
期Ｔｍ（ｍｉｎ）と比較し、Ｔｍ（ｍｉｎ）＜Ｔｍ＜Ｔ
ｍ（ｍａｘ）の範囲を越えたとき、ｎカウンタ３に与え
る最大カウント数ｎを変更して常にＴｍ（ｍｉｎ）＜Ｔ
ｍ＜Ｔｍ（ｍａｘ）となる様にｎを制御する。このとき
パルス数切換制御回路７はｎとｐの積が一定に保たれる
様にカウンタ６の最大カウント数Ｐの値をも同時に変更
する。これによりＰカウンタ６の出力ワンショットパル
スの周波数は常にＶＦコンバータ２の出力周波数・６Ｘ
ｎｘＰＸｆａの１／ｎ・ｐとなり６×ｆａとなる。

この様にＰカウンタ６は運転周波数の１周期はワンショ
ットパルスを６回出力するので６進カウンタ８にて電気
角θが第２図におけるどの６０度期間にあるかを示す信
号を得ることができる。

９ａ、９ｂはリードオンリメモリ（以後ＲＯＭとする）
であり　ＲＯＭ　９　ａはｓｉｎ（θ＋３０°）関数発
生器、ＲＯＭ　９ｂはｃｏｓθ関数発生器として用いら
れる。

ＲＯＭ　９ａ、９ｂともアドレスの上位りはパルス幅制
御回路７の出力にて指定され、アドレスの下位ＡＬはＰ
カウンタ６のカウント値出カによって指定され、それぞ
れΔθの中心に於る関数値を出方する。

このＲＯＭ　９ａ、９ｂに書き込まれた関数内容の例を
第１表に示す。８ビツトのＲＯＭを使用したとき三角関
数の値０〜１に対応して０〜２５５と、フルスケールを
２５５として書き込まれる。

１０は演算回路でありＲＯＭ９ａ、９ｂから与えられる
関数値、パルス数切換回路７から与えられるΔθの時間
Ｔｍｃ及びＡＤコンバータ１１より与えられる制御率Ｖ
／Ｅｄからパルス幅演算を行なう。ただしΔθの時間を
ＴｍでなくＴｍｃと添字Ｃを付けた理由については後述
する。演算回路１０には６進カウンタ８の出力も与えら
れる０制御率台は周波数設定器１の出力を関数発生器１
２によって低速域におけるインピーダンス補償等を行な
いそれをＡＤコンバータ１１によりディジタル値に変換
し、制御率０〜１に対応した０〜２５５の８ビツトデー
タで演算回路１０に与えられる。

演算回路１０にて計算された結果はパルス発生器制御回
路１３に与えられる。パルス発生器制御回路１３は演算
結果とクロックゼネレータ５より与えられるクロックパ
ルスとカウンタ３のワンショットパルスからタイミング
をとってパルス発生器１４にパルス発生に必要なデータ
を与える。パルス発生器１４はパルス発生器制御回路１
３によって与えられるタイずング及びデータに従ってイ
ンバータ制御信号υＰ−ＷＮを発生する。この制御信号
は第１図のインバータの咎トランジスタＵＰＴ〜ＷＮＴ
に、図示しないペースドライブ回路を介して与えられる
。

パルス数切換制御回路７の詳細ブロック図を第５図に示
す。同図において２０ｍは比較器で周期測定回路４から
与えられる周期測定値Ｔｍをその最大値Ｔｍ（ｍａｘ）
と比較して、Ｔｍ＞Ｔｍ（ｍａｘ）のとき１を出力する
。２０ｂも比較器で周期測定値Ｔｍをその最小値Ｔｍ（
ｍｉｎ）と比較する。この比較結果はＡＮＤ回路２１暑
、２１ｂＣ４えられる。もし−〉−（ｍａｘ）であれば
、カウンタ６から電気角６０度毎に出力されるワンショ
ットパルスがＭΦ回路２１ａを介してアップダウンカウ
ンタ２２に与えられｌだけアップカウントする。Ｔｍ＜
Ｔｍ（ｍｉｎ）であれば逆に１だけダウンカウントする
。アップダウンカウンタ２２のカウント値は第４図のＲ
ＯＭ　９ａ、９ｂの上位アドレス指定信号ＡＵとしてそ
のまま出方される。２３、２４は第４図のカウンタ３，
６に与える分周値ｎ、Ｐを出力するＲＯＭでその分周値
ｎ、Ｐはアップダウンカウンタ２２の出力により選択さ
れる。

第２表はｎＸＰ＝１２０となる様に各分周値ｎとＰを遺
び６０痩間を分割する値Ｐを８段階に区分した例である
。

このように８段階にＰの値を変えるときアップダウンカ
ウンタ２２のカウント値は８段階に対応して０から７ま
での値をとらせる。また、デコーダ２５はアップダウン
カウンタ２２のカウント値が７及び０のときのみそれぞ
れ”０″の論理値となる出力信号を有し、それぞれの出
力信号をＡＮＤ回路２１ａと２１ｂにそれぞれインター
ロックしてアップダウンカウンタ２２のカウント値が７
になったらアップカウントを禁止させ、カウント値がＯ
になったらダウンカウントを禁止させる。

２６ａはＲＯＭで周期Ｔｍの最大値テーブルが書き込ま
れている。このＲＯＭ　２６ａはアップダウンカウンタ
２２の出力するカウント値に応じて周期最大値Ｔｍ（ｍ
ａｘ）を出力する。これは周期Ｔｍの測定値と比較する
ため比較器２０ａに与えられる。２６ｂもＲＯＭで同様
に周期Ｔｍの最小値テーブルが書き込まれている。周期
Ｔｍはパルス数切換制御だけでなくパルス幅の計算にも
用いられるから演算回路１０に与えねばならない。ある
パルス数にて周期Ｔｍ（ｍａｘ）を越えてパルス数を切
に換えたとき新しいパルス数におけるパルス幅を演算す
るためには新しいパルス数における周期Ｔｍが必要であ
る。

ところがそれはまだ測定されていない。新しいパルス数
に切り換って新しいΔθだけ電気角が進んではじめてそ
のΔθ間に経過し死時間Ｔｍが測定される。その間、演
算回路１０にパルス幅演算のため与えるＴｍの値を書き
込んだＲＯＭ２７を用意し、マルチプレクサ３３にてパ
ルス数が切り換りてそのパルス数における新しいＴｍの
値が測定されるまでの間はＲＯＭ　２７から出力される
Ｔｍを演算用の値Ｔｍｃとして演算回路１０に与え新し
いＴｍの値が測定されたら切り換えて測定値を演算用の
値Ｔｍｃとして演算回路１０に与える様切り換える。

この切り換制御を２８〜３２の構成要素にて行なう。Ｒ
−Ｓフリツプフロツプ２８ａはＡＮＤ回路２１ａの出力
によりセットされカウンタ２９の出力によりリセットさ
れる。一方Ｒ−Ｓフリップフロップ２８ｂはＡＮＤ回路
２８ｂの出力によリセツトれカウンり２９の出力Ｃ二よ
りリセットされる。カウンタ２９はＡＮＤ回路２１ａ、
２１ｂの出力をＯＲ回路３０を介しで与えられると、カ
ウンタ３から与えられるΔθ毎のパルスをカウントし、
２カウントするとフリツブフロップ２８ａ、２８ｂのリ
セット信号を出力する。

Ｒ−Ｓフリツプフロツプ２８ａ、２８ｂの出力は０Ｒ回
路３１を介しマルチプレクサ３３に与えられる。またＯ
Ｒ回路３１の出力はＮＯＴ回路回路３２によって否定論
理をとられＡＮＤ回路２１ａ、２１ｂに与えられる。

これは新しいＴｍが測定によって得られるまでの間、パ
ルス数切換を禁止するためで、これを行なわないと古い
パルス数におけるＴｍ測定結果によってアップダウンカ
ウンタが、再度カウント値を進めてしまう場合が生じる
。ＲＯＭ２７のアドレスはアップダウンカウンタ２２の
出力だけでなくＲ−Ｓフリッププロップ２８ｍの出力に
よっても指定される。これは、アップダウンカウンタ２
２のカウント値が同じであっても、アップカウントによ
って、そのカウント値になったのか、ダウンカウントに
よってそのカウント値になったのかで、演算回路１０に
与えるべきＴｍｃの値は変えねばならないからである。

パルス数切換制御回路７によってｎカウンタ３、Ｐカウ
ンタ６、ＲＯＭ９ａ，ＲＯＭ９ｂがどの様に制御される
かについて説明する。今、アップダウンカウンタ２２の
カウント値が７であるとするとＲＯＭ９ａ、９ｂには上
位アドレスＡＭとして７が与えられ、ＲＯＭ２３はｎカ
ウンタ３に分周値ｎ＝１２を出力し、またＲＯＭ２４は
Ｐカウンタ６に分周値Ｐ＝１０を出力する。周波数設定
値が一定であるとするとＶＦコンバータ２の出力する周
波数は一定でありパルス数切換は行なわれない。ｎカウ
ンタ３がＶＦコンバータ２の出力するパルスを１２個数
える毎にＰカウンタ６は状態を１だけ進める。Ｐカウン
タ６はＰ＝１０だから１０進カウンタとして働き、９。

８、・・・・・・、０を出力する。これによりＲＯＭ９
ａには上位アドレスムＡＮは７のままで下位アドレスが
９から０までの値を繰り返し与えられ第１表（ａ）に示
す様にｓｉｎ３９°、ｓｉｎ４５°、・・・ｓｉｎ８７
°、ｓｉｎ３３°なる関数を繰り返して出力する。同様
にＲＯＭ９ｂも同表（ｂ）に示す様にｃｏｓ５７°、ｃ
ｏｓ３°・・・ｃｏｓ４９°、ｃｏｓ５１°を繰り返し
出力する。ＶＦコンバータ２の出力周波数が高くなりＴ
ｍが小さくなってＴｍ＜Ｔｍ（ｍｉｎ）になるとアップ
ダウンカウンタ２２がダウンカウントして７から６へパ
ルス数切外換えが行なわれＡＨ＝６，Ｐ＝８、ｎ＝１５
となる。この切換えは第６図の様にＰカウンタ６のカウ
ント値ＡＬ＝０になったときに行なわれる。このとき、
ＡＬが１から０１＝なる時点でＡＨは７から６に切り換
るがＡＬがＯである時間、すなわちＴｍはこの時点では
まだ変らず、その次のＡＬ＝７から新しいΔθの時間Ｔ
ｍに変る。

そして、ＡＬ＝７の期間の時間Ｔｍを測定することによ
って始めて新しいΔθの時間Ｔｍの測定値が得られる。

従って第６図（ホ）に示すようにＡＬ＝０の期間とＡＬ
＝７の期間はＴｍｃとしてＲＡＭ２７の出力を用いる。

今Ｐ＝１０からＰ＝８に切り換り、それはＴｍ＜Ｔｍ（
ｍｉｎ）になったからである。従って、一ｇ−　ｘＴｍ
（ｍｉｎ）をＲＯＭ　２　７から出力させれば、ＴｍＣ
はおおよそ真の値域；近い値が得られる。従って、これ
感＝もとづいて新しいパルス数におけるパルス幅を演算
すれば、パルス数切換時のショックを小さくできる。第
２表が示すように、Ｐ＝１０におけるＴｍ（ｍｉｎ）は
、１４４であるから、１０／８×１４４＝１８０をＴｍ
ｃとする。新しく測定される値４はぼこれに近い値であ
り、Ｐ＝８におけるＴｍ（ｍａｘ）＝２００よりも小さ
く、Ｐ＝１０にもどることはない。Ｐｍ２Ｏにもどるの
は周波数設定値が下り、測定値ＴｍがＴｍ（ｍａｘ）＝
２００を越えたときである。このときには逆にＴｍｃ＝
８／１０×２００＝１６０とする。この場合も、新しく
測定される値もほぼこれに近く、Ｐ＝１０におけるＴｍ
（ｍｉｎ）＝１４４よりも大きいからｐ＝８にもどるこ
とはない。つまりＰの値の切換比率によってＴｍ（ｍｉ
ｎ）、Ｔｍ（ｍａｘ）の値を適切に選べば、切換にヒス
テリシスを持たせることかできる。この切り換えによっ
て、周期測定回路４は所定のビット数でよく、その最大
値（８ビツトであれば２５５）を越えない様ローパルス
数切換回路７によって制御される。低速域では周期測定
回路４がオーバーフローすることになるが、オーバーフ
ローしたときは、その最大値（２５５）を出力する様に
しておく。

一方運転周波数が上昇するとカウント数が減少し、パル
ス幅を精密に制御することができなくなるが、Ｔｍ（ｍ
ｉｎ）を下回るとΔθを増やして時間を長くし、再びパ
ルス幅を精度に制御できる様にしていることになる。

さて、パルス数切換回路７によって制御され、カウンタ
３はΔθ毎のタイミングを、出力する。

６進カウンタ８はそのΔθ区間が、第２図におけるどの
６０度区間にあるかを出力する。ＲＯＭ９ａ、９ｂは、
そのΔθ区間の中心の電気角θ（０〜６０°）に応じた
関数値を出方する。また、パルス数切換回路７自身が、
そのΔθの時間幅をカウント数Ｔｍｃにて出方する。あ
と制御率ｖ／Ｅｄがあれば演算回路１０はそのΔθ間に
おけるパルス幅を演算４０ｅはラッチ回路でそれぞれ周
期−Ｃ＃制御率ｖ／Ｅｄ、関数値ｓｉｎ（θ＋３０°）
、ｃｏｓθ、６進カウンタ８出力をラッチする。ラッチ
タイミングはパルス発生器制御回路１３から与えられる
。４１は乗算器で制御率ｖ／Ｅｄと周期Ｔｍｃの１／２
との乗算を行うＴｍｃ／２はパルス数切替制御回路７か
ら出力されるＴｍｃの値を１ビツトずらして最下位ビッ
トをすてることによって得られる。乗算器４１は８ビツ
トと８ビツトの乗算を行ない答も８ビツトを得る乗算器
である。４２．４３も同様な乗算器で乗算器４１の出力
と関数値との乗算を行なう。乗算器４２の出力はＴｍｃ
／２・（ｖ／Ｅｄ）ｓｉｎ（θ＋３０°）、乗算器４３
の出カはＴｍｃ／２（ｖ／ＥＤ）・ｃｏｓθとなり、こ
れは（７）式、（９）式で与えられるパルス幅Ｔｃｆ，
Ｔｗｐの１／２の幅に相当するカウント数である。ｖ／
Ｅｄ、ｓｉｎ（θ＋３０°）、ｃｏｓθがいずれも１の
ときＲＯＭ　９ａ、９ｂから与えられるデータはいずれ
も２５５である。１×１＝１になるべきだが、２５５／
２５６×２５５／２５６＝２５４／２５６となり、結果
は１よりも小にってしまう。この誤差はフルスケールで
０．４％以下であり、ほとんど問題ない。減算器４４は
乗算器４２の出力Ｔｍｃ／２（ｖ／Ｅｄ）ｓｉｎ（θ＋
３０°）から乗算器４３の出力Ｔｍｃ／２（ｖ／ＥＤ）
ｃｏｓθを引き算して符号と絶対値とを分けて出力する
。この絶対値は第３図におけるＴ２期間に相当する。一
方符号は関数ｓｉｎ（θ＋３０°）によるパルスとＣＯ
Ｓθによるパルスのどちらが広いかを示している。マル
チプレクサ４５ａ、４５ｂはともに乗算器４２．４３の
出力を入力信号とし、この２つの人力信号のうちマルチ
プレクサ４５ａは常に大きい方を選択して出力し、マル
チプレクサ４５ｂは小さい方を選択して出力する様に減
算器４４の符号出力により制御される。従って第３図の
関係からマルチプレクサ４５ａの出力はＴ２＋Ｔ２であ
り、マルチプレクサ４５ｂの出力はＴ２となる。また４
６は減算器でＴｍｃ／２からＴ２＋Ｔ３を引き算してＴ
１としΔθ期間でパルスを発生するためのタイミングデ
ータをすべて求めることができる。Δθ期間の始１０を
示す信号が与えられてからＴ１だけカウントして幅の広
い方のパルスをオンし、その時刻からＴ、カウントして
幅の狭い方のパルスをオンし、更にその時刻から２７．
だけカウントした時点で幅の狭い方のパルスをオフし、
その時刻からＴ、だけカウントし九時点で幅の広い方の
パルスをオフさせ、そのΔθ期間のパルス発生を終了す
る。もし運転周波数指令が一定であればその後Ｔ、だけ
のカウント数に相当する時間が経過した時点で次のΔθ
期間の始まりを示す信号が与えられる等である。

以上の様にタイミングは全てクロックゼネレータ５の出
力パルスのカウント数にて定められ、後はＴ１、Ｔ２、
Ｔ３間の各相の状態が定まればパルスを発生することが
できる。この状態は６進カウンタ８から与えられるデー
タと減算器４４の符号出方から定まる。６進カウンタの
出力によってＴ１の間、３相とも正電位にして線間電圧
を零（オフ）とするか３相とも負電位に保って線間電圧
を零とするか及び、そのΔθ期間にパルスを発生させる
２相が決まる。また減算器４４の出力によって、その２
相のうちどちらのパルス幅が広いかがきまる。

６進カウンタ８の出力は３ビツトのデータで充分だが、
これをタイミングデータＴ２、Ｔ３と同じ８ビットデー
タにするとき上位から３ビット目までを６進カウンタ出
力で与え、その下位１ビツトを減算器４４の出力で与え
この上位４ビｖトτ：より第２図に示す様に各相の状態
＠〜■を定めることができる。尚、下位４ビツトはここ
では不使用ですべてＯとする。

第８図にパルス発生器制御回路１３及びパルス発生６１
４の詳細図を示す。同図において４７はマルチプレクサ
で演算回路１０より与えられるシ−ケンスデータとタイ
ミングデータＴ２、Ｔ３のうちどれを選択して出力する
かをカウンタ４８の出力信号により制御する。５０．６
２はタイマで、マルチプレクサ４７から出力させるデー
タの切換のタイミングをクロックゼネレータ５から与え
られるクロックパルスをカウントしてつくる。

まず、ｎカウンタ３から出力するΔθ毎のパルス＠によ
りカウンタ４８のカウント値がクリアされ、マルチプレ
クサ４７はシーケンスデータを出力する。このとき、シ
ーケンスデータ出力タイミングとしてパルス０がＯＲ回
路４９を介しパルス信号■をパルス発生器１４に与えら
れる。まえ、Δθ毎のパルス＠でタイマ５０は演算回路
１０から与えられるタイミングデータＴ１をロードした
後クロックゼネレータ５から与えられるクロックパルス
の計数を開始し、時間Ｔ１だけカウントするとワンショ
ットパルスを出力する。

このワンショットパルスはＯＲ回路５１を介しカウンタ
４８に与えられカウンタ４８はカウント値を１とする。

マルチプレクサ４７はカウンタ４８のカウント値が１に
なったことにより出力をシーケンスデータからタイミン
グデータＴ２に切り換える。またタイマ５０のワンショ
ットパルスはＴ２テータ出力出力タイクングてＯＲ回路
４９を介しパルス信号■をパルス発生器１４へ与える。

タイマ５０出力ワンシヨツトパルスはタイマ５２にもタ
イミングデータＴ２＋Ｔ３をロードすると共にクロック
バルスの計数開始信号として与えられる。タイマ５２は
Ｔ２＋Ｔ３だけクロックゼネレータ５から４見られるパ
ルスを計数するとワンショットパルスを発生する。

このワンショットパルスはΔθ毎のパルスかうＴ１＋Ｔ
２＋Ｔ３時間、即ち△θ／２だけ電気角が回転した時点
で出力される。このパルスもＯＲ回路５１を介しカウン
タ４８に与えられ、カウンタ４８のカウント値は２なり
、これによりマルチプレクサ４７は出力データをＴ２か
らＴ３に切り換える。タイマ５２の出力もＴ、データ出
力タイミングとしてＯＲ回路５１．４９を介しパルス発
生器１４に与えられる。

第９図＠にｎカウンタ３から与えられるワンショットパ
ルスを、■にタイマ５０のカウント値を、■にタイマ５
２のカウント値を■にマルチプレクサの出力を、■にＯ
Ｒ回路４９の出力を示す。Ｔ２データを出力してから△
θ／２だけ電気角が進んだ時点でカウンタ４８は再びｎ
カウンタ３からクリアパルスを当えられ新しく演算回路
１０から与えられたデータにもとづ倉以上の動作を繰り
返す。

パルス発生器制御回路１３はデータをマルチプレクサ４
７から送出し、そのデータの書き換えのタイミングをＯ
Ｒ回路４９から送出する。このタイきングは３進カウン
タ５３とＡＮＤ回路５４ｍ、５４ｃで分離されマルチプ
レクサ４７から出力されるデータがシーケンスデータで
あるかタイミングデータＴ２、Ｔ３であるかを判別する
のに用いられる。３進カウンタ５３のカウント値を第９
図■に示す。

３道カウンタ５３はカウント値が０．１．２に対応して
それぞれＡＮＤ回路５４ａ、５４ｂ、５４ｃに”１”を
出力する。

３進カウンタ５３のカウント値を０とした同じパルスが
ＡＮＤ回路５４ａを介しカウンタ５５に与えられカウン
タ５５は、このパルスでマルチプレクサ４７より与えら
れたシーケンスデータをカウント初期値として出力する
。したがってまずＲＯＭ　５６はシーケンスデータによ
りアドレスされるデータを出力する。ＲＯＭ５６に、は
第３表に示す様なデータが書き込まれている。いまシー
ケンスデータとして上位４ビツトの値が１１、下位４ビ
ツトは全てＯで与えられ、Ｈ＝１１、Ｌ＝０のアドレス
が指定されるとＲＯＭ５６はＵＰ＝”Ｏ’、Ｖｐ＝”０
’、ＷＰ＝”０’、ＵＮ＝”１”、ＶＮ＝”１”、ＷＰ
＝”１”を出力する。”１”はスイッチのオン信号、”
Ｏ”はオフ信号である。

シーケンスデータを与えられてからＴ１カウント分の時
間が経過するとパルス発生器制御回路１３はＴ、データ
を出力しそのタイミングをＯＲ回路４９から出力する。

３進カウンタはカウント値を１つしタイミングパルスは
ＡＮＤ回路５４ｂＯＲ回路５７を介しカウンタ５５に与
えられカウント値を１つ増やす。ＲＯＭ５６はこのカウ
ント値にて指定されたアドレスＨ＝１１、Ｌ＝１のデー
タを出力し、第３表に示す様にＵＰ＝”０’、ＶＰ＝”
０”、ＷＰ＝”１”ＵＮ＝”１”ＶＮ＝”１”、ＷＮ＝
”０”となる。このタイミングパルスはラッチ回路５８
にて与えられマルチプレクサ４７から出力されているデ
ータＴ２をラッチする。

またこのタイミングパルスでタイマ５９もデータＴ２を
読み込みカウントを開始する。

タイマ５９はクロックゼネレータ５の出力パルスをＴ２
個計数するとワンショットパルスを出力する。このワン
ショットパルスはＯＲ回路５７を介しカウンタ５５のカ
ウント値を１つ増やしアドレスＨ＝１１、Ｌ＝２が指定
されＲＯＭ５６はＵｐ＝”１”、ＶＰ＝”０”、ＷＰ＝
”１”、ＵＮ＝”０”、ＶＮ＝”１”、ＷＮ＝”０”を
出力する。

Ｔ２データが与えられてからＴ２＋Ｔ３カウント分に相
当する時間が経過するとパルス発生制御回路１３はＴ２
データを出力し、同時にそのタイミングバルスを出力す
る。このタイミングパルスで３進カウンタ５３はカウン
ト値を２としＡＮＤ回路５４Ｃを介してタイマ６０にそ
のタイミングパルスを与える。

タイマ６０はこのタイミングでＴ、データを読み込みク
ロックゼネレータ５から与えられるクロックパルスをカ
ウントしはじめＴ３個だけカウントするとワンショット
パルスを出力する。このワンショットパルスはＯＲ回路
５７を介しカウンタ５５のカウント値を１つ増やす。Ｒ
ＯＭ５６はアドレスＨ＝１１、Ｌ＝３が指定されＵＰ＝
”０”、Ｖｐ＝”０”、ｗｐ＝”１”ＵＮ＝”１”、Ｖ
Ｎ＝”１”、ＷＮ＝”０”と出力する。

このときのタイミングパルスはタイマ６１Ｃ１ｋ与えら
れる。このタイミングでタイマ６１はラッチ回路５８か
らＴ２データを読み込みクロックゼネレータ５から与え
られるクロックパルスをカウントし始めＴ２個だけカウ
ントするとワンショットパルスを出力する。このワンシ
ョットパルスは０ル回路５７を介しカウンタ５５に与え
られカウンタ５５はカウント値を１増やす。これによＲ
ＯＭ５６はアドレスＨ＝１１、Ｌ＝４が指定されＵＰ＝
”０”、ＶＰ＝”０”、ＷＰ＝”０”、ＵＮ＝”１”、
ＶＮ＝”１”、ＷＮ＝”１”を出力する。この出力状態
はシーケンスデータを与えられてすぐ６二出力したとき
の状態と同じでありこれで△θ間におけるパルスの発生
を終了する。

次に与えられるデータはシーケンスデータであり３進カ
ウンタ５３はカウント値を０とする。Ｔ１、Ｔ２、Ｔ３
の個々の値が変ってもシーケンスデータが同じであれば
Ｔ１間、Ｔ２間、Ｔ３間のＲＯＭ５６の出力する信号は
同じである。シーケンスデータが変ると△θ間において
ＲＯＭ５６に最初に与えるアドレスＨが変わりそのアド
レスに書き込まれたデータから順番に出力するからＴ１
、Ｔ２、Ｔ３間の出力状態は前回の△θ間とは違つたも
のになる。タイマ５９のカウント値を■にタイマ６０の
カウント値を■にタイマ６１のカウント値を■示す。ま
たカウンタ５５の出力を■にＲＯＭ　５６の出力を■に
示す。

以上のようにパルス発生器制御回路１３によって与えら
れるシーケンスデータとタイミングパルスＴ２、Ｔ３の
データと、タイミングに従ってパルス発生器１４はＰＷ
Ｍ信号を、出力する。この様に出力されるＰＷＭ信号は
Δθ期間の中心に対し対称な波形とされ、運転周波数と
完全に同期するのでうなりを生じることがない。また、
パルス幅はクロック周波数のパルスのカウント数できま
るから低速において本時間的精度が悪化しないＰＷＭイ
ンバータの制御装置を得ることができる。

ｆ　発明の他の実施例以上はすべて機能ブロックによる構成で説明したが、マ
イクロコンピュータを使用することにより第１０図の様
に簡潔な構成とすることができる。

同図に於て、１００はマイクロコンピュータで例えばイ
ンテル社製８０４８．１０１もマイクロコンピュータで
例えばインテル社製８０４１Ａ等である。その他の第４
図と同じ符号は同図と同一物である。マイクロコンピュ
ータ−１００は第４図中の機能ブロック３、４、６〜１
０、１３をすべて有し、マイクロコンピュータ１０１は
パルス発生器１４の機能を有する。

クロックゼネレータ５のクロックパルス周波数を所定の
周波数（例えば６ＭＨＺ）とするとマイクロコンピュー
タ１００．１０１とも１サイクル命令の実行時間は所定
の時間（８０４８，８０４１Ａ　のときは２５μＳ）と
なり、待ちループのプログラムで待ち時間データを変え
ることにより前述のＴ１、Ｔ２、Ｔ３の時間を求めるこ
とができる。

マイクロコンピュータ１００＆二は８ピツトのカウンタ
を内蔵しておりこれを第４図のカウンタ３として用いる
。この内蔵カラ／りの値がオーバーフローしたとき割込
ルーチンプログラムを奥行させ前述と同様の機能動作を
行うことができる。

第１１図は割込ルーチンプログラムのフローチャートで
ある。マイクロコンピュータ１００の内蔵カウンタがＶ
Ｐコンバータ２のパルスをカウントしてオーバーフロー
するとΔθ割込信号を発生し割込ルーチンプログラムー
ー入る。先ず前回の６９間Ｃ：測定した周期Ｔｍから次
回のΔ０割込のためのカウント値即ち前述分周値ｎを内
蔵カウンタＣ二セットする。Δθ割込信号から所定の時
間後Ｃニジーケンスデータを出力しその時刻から待ちル
ーププログラムの実行に入る。その後Ｔ１の時間経過後
にタイミングデータＴ２を出力してすぐに次の待ちルー
ププログラムに入る。その後Ｔ２＋Ｔ３の時間経過後に
タイミングデータＴ３を出力する。その後ＡＤコンバー
タ１１から制御率ｖ／Ｅｄを読み込み、パルス数切換の
判断を行う。

パルス数切換の判断の結果、パルス数を変更するときは
次回の割込ルーチンプログラム実行時に内蔵カウンタに
セットする分周値ｎを変更して次回の準備を行う。

また、前回求めたΔθ／２の周期Ｔｍ／２と、今回読み
込んだ制御率ｖ／Ｅｄからパルス幅Ｔｕｐ、Ｔｗｐを演
算し、シーケンスデータと各タイミングデータＴ１、Ｔ
２、Ｔ３を得る。若し、次回から新しいパルス数に切換
えるのであればマイクロコンピュータ１００の内部に有
する第５図のＲＯＭ　２７の機能に和尚するメモリに配
憶している値を前回測定した周期Ｔｍ／２の代わりに用
いる。次回のデータ出力の準備が終るとマイクロコンピ
ュータ１００の内部に有する第４図の周期測定回路−Ｃ
二相当する周期測定用のレジスタに周期Ｔｍ／２を測定
のための初期値をセットして次回の６８割込み入力を許
可し、割込ルーチンに入るまでの間所定の時間毎に発生
するパルスによ抄レジスタの値を１づつ増すか減じるか
して周期Ｔｍ／２を測定する。

この測定時間の関係を第１２図（ａ）に示す。Δθ割込
により割込ルーチンプログラム実行開始からシーケンス
データを出力するまでには所定の遅れ時間が生ずる。そ
の後前回のパルス幅演算結果から求めたタイミングデー
タＴ１による待ちループプログラムを奥行してＴ２の時
間経過後にタインングデータＴ２を出力する。同様にし
てＴ２＋Ｔ３の時間経過後にタイミングデータＴ１を出
力する。従ってシーケンスデータを出力した時刻からタ
イミングデータＴ、を出力した時刻までの時間は前回の
周期測定によるＴｍ／２の時間となる。

この後に制御率読込み、パルス数切換え、パルス幅演算
等の処理を行うが、これ等の処理時間は常に一定の時間
で行う様にむだ時間の調整を行う。

従ってこれ等の処理が終了した時刻から次の△θ割込み
入力が発生するまでの時間を測定すればタイミングデー
タＴ２を出力してからシーケンスデータを出力するまで
の時間（Ｔｍ／２）ＮＥＷが得られる。

この測定時間と前回の周期Ｔｍ／２との平均を新しい周
期Ｔｍ／２とし次回のパルス幅演算データとする。

一方マイクロコンピュータ１０１は第１２図（ｂ）に示
す様にシーケンスデータが入力されると所定の時間遅れ
の後にシーケンスデータで指定された初期状態の制御信
号ＵＰ、ＶＰ、ＷＰ、ＵＮ、ＶＮ、ＷＮを出力ボートか
ら出力して次のタイミングデータＴ２の入力を待ツ。マ
イクロコンピュータ１０１の内部には第３表の内容を持
つＲＡＭ　５６相当のメモリを有しシーケンスデータは
そのメモリのアドレスＬ＝０でＨ＝１１〜０のいずれか
を指定し初期状態とする。その後タイミングデータＴ２
が入力され九時刻から所定の時間遅れの後に上記初期状
態から１つだけアドレスを進ませ九た＝１のメモリ内容
の制御信号を出力し、待ちループプログラムの奥行を開
始する。

待ちループプログラムによりＴ２の時間経過を知るとア
ドレスを更に１つだけ進ませたＬ＝２のメモリ内容の制
御信号を出力し、タイミングデータＴ２は後半のΔθ／
２のパルス幅制御に使用するため所定のレジスタに格納
し次のタイミングデータＴ３の入力を待つ。タイミング
データＴ３が入力されると所定の時間遅れの後に待ちル
ーププログラムを開始しＴ２の時間経過後にアドレスを
１つ進またＬ＝３のメモリ内容の制御信号を出力する。

その後直ちにタイミングデータＴ２による待ちループプ
ログラムを開始しＴ２の時間経過後にアドレスを１つ進
ませたＬ＝４のメモリ内容の制御信号を出力し、次のシ
ーケンスデータの入力を待つ。

この様にしてΔθ間の一連の制御動作を２つのマイクロ
コンピュータ１００、１０１で分担して制御することに
より本発明によるＰＷＭインバータのパルス幅制御装置
を実施することができる。運転周波数指令器１の設定周
波数が増加し第１２図（ａ）に示したＴｍ／２測定の時
間が所定の時間（Ｔｍ／２）ｍｉｎより短かくなると△
θ割込み間の時間を所定の時間以上に保つ様にパルス数
切換えを行ない所定のＴｍ／２測定時間と処理時間を確
保する。また、設定周波数が減少しＴｍ／２測定時間が
所定の時間（Ｔｍ／２）ｍａｘより長くなると周期測定
用レジスタの最大カウント値を越えない様にパルス数切
換えを行ない所定のビット数のカウント数に制限する。

設定周波数の低い低速運転に於て、周期測定用レジスタ
のカウント数が最大カウント数を越える様な周波数設定
のときは最大カウント数で制限してその周波数設定値以
下に対し適切な関数（例えば一定値に固定する関数等）
を持たせた関数発生器１２を介して介してＡＤコンバー
タ１１から制御率ｖ／Ｅｄを与え、その設定周波数に対
応して適切な電圧を発生する様にする。

本実施例によれば簡潔な構成で良好な淘インバータのパ
ルス幅制御装置を安価に得ることが可能となる。

ｇ　発明の効果本発明のＰＷＭインバータのパルス幅制御装置によれば
運転周波数に応じて自動的に分割のパルス数を切換える
ことができ、このパルス数の切換え時に、一担所定の予
測値によるパルス幅を介して切換えることが可能となり
パルス数切換え時の衝撃を小さくできる。また、パルス
数切換え時のパルス幅にヒステリシス特性を持たせて切
換え動作を安定に行わせ運転周波数を連続的に変化させ
ることができる。また、出力するパルスは必ず、運転周
波数の整数倍に同期して制御されるので、従来のＰＷＭ
インバータの様に変調周波数と運転周波数の関係からう
なりを生じる様なことがない。

また、パルス幅算定の基準となる周期（Ｔｍ／２）測定
時間が所定の範囲の時間となる様にパルス数切換えを行
い周期（Ｔｍ／２）の値を所定の大きさのディジタル値
で検出できるので電圧を精度良く制御することができる
。

【図面の簡単な説明】第１図は胸インバータの主回路図、第２図、第３図は本
発明によるＰＷＭインバータのパルス幅制御装置の動作
を説明するための波形図、第４図は本発明のＰＷＭイン
バータのパルス幅制御装置の一実施例を示す制御ブロッ
ク図、第５図はノくルス数切換回路７の詳細な制御ブロ
ック図、第６図はパルス数切換え時のタイムチャート、
第７図は演算回路１０の詳細な制御ブロック図、第８図
はノくルス発生器制御回路１３とパルス発生器１４の詳
細な制御ブロック図、第９図は第８図の制御ブロック図
の動作を説明するためのタイムチャート、第１０図は本
発明の陶インバータのパルス幅制御装置の他の実施例を
示す制御ブロック図、第１１図はマイクロコンピユータ
１００の動作を説明するフローチャート、第１２図はマ
イクロコンピュータ１００と１０１の分担動作を説明す
るためのタイムチャートである。１・・・周波数設定器　　２・・・ＶＦコンバータ３・
・・ｎカウンタ　　　４・・・周期測定回路５・・・ク
ロックゼネレータ６・・・Ｐカウンタ　　　　７・・・パルス数切換制御
回路８・・・６進カウンタ　　９ａ、９ｂ・・・ＲＯＭ
１０・・・演算回路　　　　１１・・・ムロコンバータ
１２・・・関数発生器　　　　１３・・・パルス発生器
制御回路１４・・・パルス発生器　　２０ａ　、２０ｂ
・・・比較器２１ａ　、２１ｂ　、５４ａ　、５４ｂ　
、５４ｃ　・・・ＡＮＤ回路２２・・・アップダウンカ
ウンタ２３、２４、２６ａ、２６ｂ、２７、、、ＲＯＭ２５・
・・デコーダー２８ａ、２８ｂ・・・ＲＳフリツプフロツプ２９．４８
．５５・・・カウンタ

Claims

【特許請求の範囲】

（１）直流電圧の正側と負側に３相の交流電圧を出力す
る複数のスイッチ素子をブリッジ接続し、前記３相のい
ずれかｌ相の電位を前記直流電圧の正側及び負側のいず
れか一方の電位に固定し残りの２相との線間電圧が所定
の交流電圧となる様に前記複数のスイッチ素子を開閉制
御するスイッチ信号を出力するＰＷＭインバータの制御
装置に於て、シーケンスデータ、第１のタイミングデー
タ（Ｔ２）第２のタイミングデータ（Ｔ３）の順に入力
され、前記シーケンスデータが入力された後に前記シー
ケンスデータにより定まる第１の状態の前記スイッチ信
号を出力し、前記第１のタイミングデータ（Ｔ２）が入
力された後に前記シーケンスデータにより定まる次の第
２の状態の前記スイッチ信号を出力し、前記第１のタイ
ミングデータ（Ｔ２）により定まる第１の待ち時間（Ｔ
２）が経過した時刻に前記シーケンスデータにより順次
定まる第３の状態の前記スイッチ信号を出力し、前記第
２のタイミングデータ（Ｔ３）が入力され死後６；前記
第２のタイ２ングデータ（Ｔ２）により定まる第２の待
ち時間（Ｔ２）が経過した時刻に前記第２の状態の前記
スイッチ信号を出力し、更−二前記第１の待ち時間（Ｔ
２）が経過した時刻に前記第１の状態の前記スイッチ信
号を出力するパルス発生器を具備したことを特徴とする
ＰＷＭインバータの制御装置。
（２）前記パルス発生器をマイクロコンピュータした前
記特許請求の範囲第１項記載のＰＷＭインバータの制御
装置。
（３）直流電圧の正側と負側に３相の交流電圧を出力す
る複数のスイッチ素子をブリッジ接続し、前記３相のい
ずれかｌ相の電位を前記直流電圧の正側及び負側のいず
れか一方の電位に固定し残りの２相との線間電圧が所定
の交流電圧となる様に前記複数のスイッチ素子を開閉制
御するスイッチ信号を出力する界層インバータの制御装
置に於て、前記交流電圧の周波数を定める周波数基準信
号を入力して前記周波数の６ｎｐ倍に比例した周波数の
第１のパルス信号を出力するＶＰコンバータと、前記第
１のパルス信号をｎ個計数する毎に第２のパルス信号を
発生する第１の分局手段と、前記第２のパルス信号を１
個計数する毎に第３のパルス信号を発生する第２の分周
手段と、前記第３のパルス信号を計数して前記交流電圧
の電気角６０度の区間を検知する６進カウンタと、前記
第２の分周手段Ｃ二よる計数値から電気角θを検知し電
気角６０度を周期とする関数値Ｆ（θ）、Ｇ（θ）を出
力する関数発生器と、前記第２のパルス信号の周期Ｔｍ
を検知する周期測定手段と、前記交流電圧の最大値を定
める制御率信号ａの入力端子を有し、前記関数値Ｆ（θ
）、Ｇ（θ）と前記周期Ｔｍと前記制御率信号１の関係
から定まる第１静第２．第３のタイミングデータＴ１、
Ｔ２、Ｔ３、を算出し、前記６進カウンタの計数値と前
記関数値Ｆ（θ）、Ｇ（θ）の大小関係で定まる論理信
号をシーケンスデータとし、前記第１のパルス信号が入
力された後に前記シーケンスデータを出力し、その後前
記第１のタイミングデータＴ１により定まる時間Ｔ１が
経過した時刻に前記第２のタイミングデータＴ２を出力
し、更に前記第２、第３のタイミングデータＴ２、Ｔ３
、により定まる時間（Ｔ２＋ＴＬ２）が経過した時刻に
前記第３のタイミングデータＴ３を出力するパルス発生
器制御手段と、このパルス発生器制御手段の出力信号に
より前記残りの２相との線間電圧が所定の交流電圧にな
る様に前記スイッチ信号を制御するパルス発生器を具備
したことを特徴とするＰＷＭインバータの制御装置。
（４）前記関数値がＦ（θ）≧Ｇ（θ）のとき前記第１
のタイミングデータＴ１として（Ｔｍ／２）（１−ａ・
Ｆ（θ））、前記第２のタイミングデータＴ２としてａ
・（Ｔｍ／２）（Ｆ（θ）−Ｇ（θ））、前記３のタイ
ミングデータＴ３としてａ・（Ｔｍ／２　）Ｇ（θ）を
算出し、前記関数値がＦ（θ）＜Ｇ（θ）のときは前記
第一のタイミングデータＴ１として（Ｔｍ／２　）（１
−ａ・Ｇ（θ））、前記第２のタイミイグデータＴ２と
してａ（Ｔｍ／２）（Ｇ（θ）−Ｆ（θ））、前記第３
の夕イミングデータＴ３としてａ・（Ｔｍ／２）・Ｆ（
θ）を算出する様にした前記特許請求の範囲第３項記載
のＰＷＭインバータの制御装置。
（５）直流電圧の正側と負側に３相の交流電圧を出力す
る複数のスイッチ素子をブリッジ接続し、前記３相のい
ずれかｌ相の電位を前記直流電圧の正側及び負側のいず
れか一方の電位に固定し残りの２相との線間電圧が所定
の交流電圧となる様に前記検数のスイッチ素子を開閉制
御するスイッチ信号を出力する陶インバータの制御装置
に於て、前記交流電圧の周波数を定める周波数基準信号
を人力して前記周波数の６ｎｐ倍に比例し九周波数の第
１のパルス信号を出力するＶｐコンバータと、前記第１
のパルス信号をｎ個計数する毎に第３のパルス信号を発
生する第１の分局手段と、前記第２のパルス信号をｐ個
計数する毎に第３のパルス信号を発生する第２の分周手
段と、前記第３のパルス信号を計数して前記交流電圧の
電気角６０度の区間を検知する６進カウンタと、前記第
２の分局手段による計数値から電気角θを検知し電気角
６０度を周期とする関数値Ｆ（θ）、Ｇ（θ）を出力す
る関数発生器と、前記第２のパルス信号の周期Ｔｍを検
知する周期測定手段と、前記関数値Ｆ（θ）、Ｇ（θ）
と周期Ｔｍに応じてタイミング信号を出力するパルス発
生器制御手段と、このタイミング信号に応じて前記残り
の２相との線間電圧が所定の交流電圧となる様に前記ス
イッチ信号を制御するパルス発生器と、前記周期Ｔｍが
所定の最大周期Ｔｍｍａｘより大きいときは前記ｎの値
を減少して前記ｐの値を増加し前記周期Ｔｍが所定の最
少値Ｔｍｍｉｎより小さいときは前記ｎの値を増加して
前記ｐの値を減少しｎとｐの積は一定である様に増減す
るパルス数切換手段を具備したことを特徴とするＰＷＭ
インバータの制御装置。
（６）前記第１の分局手段と前記第２の分周手段と前記
６進カウンタと前記関数発生器と前記周期測定手段と前
記パルス発生器制御手段と前記パルス数切換手段をマイ
クロコンピュータとした前記特許請求の範囲第５項記載
のＰＷＭインバータの制御装置。