JPS58192365A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPS58192365A JPS58192365A JP57077107A JP7710782A JPS58192365A JP S58192365 A JPS58192365 A JP S58192365A JP 57077107 A JP57077107 A JP 57077107A JP 7710782 A JP7710782 A JP 7710782A JP S58192365 A JPS58192365 A JP S58192365A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- specific wavelength
- beams
- terminal
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
Landscapes
- Storage Device Security (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は記憶装置に係り、その読み出しを特定の波長
の光にのみ応答する光電素子で制御するようにして、そ
の記憶内容をみだりに読み出せないようにした記憶装置
に関するものである。
の光にのみ応答する光電素子で制御するようにして、そ
の記憶内容をみだりに読み出せないようにした記憶装置
に関するものである。
以下半導体記憶装置（「半導体メモリ１と略称する）の
場合を例にとって説明する。−叡に従来の半、噴体メモ
リでは、そのアクセス制御をメモリ素子選択信号（チッ
プセレクト信号：以下「ｃｓＪという。）を用いて行な
っておシ、このａＳをアクティブにさえすればその半導
体メモリの記憶内容を読み出すことができる。従って、
記憶情報の愼密保持という点では全く無防備というべき
状態にあった。
場合を例にとって説明する。−叡に従来の半、噴体メモ
リでは、そのアクセス制御をメモリ素子選択信号（チッ
プセレクト信号：以下「ｃｓＪという。）を用いて行な
っておシ、このａＳをアクティブにさえすればその半導
体メモリの記憶内容を読み出すことができる。従って、
記憶情報の愼密保持という点では全く無防備というべき
状態にあった。
この発明は以上のような点に鑑みてなされたもので、記
憶装置のアクセス制御に特定の波長の光にのみ応答する
光１１素子を用いることによって、みだりにアクセスで
きぬようにして、記憶情報の憬密保持の可能な記憶装置
を提供することを目的としている。
憶装置のアクセス制御に特定の波長の光にのみ応答する
光１１素子を用いることによって、みだりにアクセスで
きぬようにして、記憶情報の憬密保持の可能な記憶装置
を提供することを目的としている。
第１図はこの発明の一実施例の要部のみを示す回路図で
、（１）はエミッタが接地されたホトトランジスタ、（
２）は電源端子、（３）は電源端子（２）とホトトラン
ジスタ（１）のコレクタとの間に接続された抵抗、（４
）は外部からのメモリ素子選択信号ａＳの否定信号［有
］の入力端子、（５）はＮＯＲゲート、（６）はＮＯＲ
ゲート（５）の出力端子である。
、（１）はエミッタが接地されたホトトランジスタ、（
２）は電源端子、（３）は電源端子（２）とホトトラン
ジスタ（１）のコレクタとの間に接続された抵抗、（４
）は外部からのメモリ素子選択信号ａＳの否定信号［有
］の入力端子、（５）はＮＯＲゲート、（６）はＮＯＲ
ゲート（５）の出力端子である。
例えば、ホトトランジスタ（１）への光入射窓には特定
の波長の光のみを透退するフィルタが設けられているも
のとすると、その特定の波長の光が入射しない限り、ホ
トトランジスタ（１）はオフ状態にあシ、そのコレクタ
電位は高ラベル（ここでは論理憧゛１＃）にあるので、
Ｃ８（従って血）の論理値が如何に拘らずＮＯＲゲート
（５）の出力端子（６）への出力論理値は℃′であり、
これによってアクセス制御されるメモリは読み出される
ことはない。そして、特定の波長の光が入射してホ））
ランジスタ（１）がオン状態となり、そのコレクタ電位
が低レベル（論理値℃＃）になっている状態で、端子（
４）への入力信号ａＳが″０′（即ちａＳが″１゛）に
なると出力端子（６）からの出力論理値は９１＃となシ
、これを受けて図示しないメモリのアクセス回路が動作
し、所要の記憶内容を読み出す。
の波長の光のみを透退するフィルタが設けられているも
のとすると、その特定の波長の光が入射しない限り、ホ
トトランジスタ（１）はオフ状態にあシ、そのコレクタ
電位は高ラベル（ここでは論理憧゛１＃）にあるので、
Ｃ８（従って血）の論理値が如何に拘らずＮＯＲゲート
（５）の出力端子（６）への出力論理値は℃′であり、
これによってアクセス制御されるメモリは読み出される
ことはない。そして、特定の波長の光が入射してホ））
ランジスタ（１）がオン状態となり、そのコレクタ電位
が低レベル（論理値℃＃）になっている状態で、端子（
４）への入力信号ａＳが″０′（即ちａＳが″１゛）に
なると出力端子（６）からの出力論理値は９１＃となシ
、これを受けて図示しないメモリのアクセス回路が動作
し、所要の記憶内容を読み出す。
第２図はこの発明の記憶装置の内部実装例を示す平面図
で、（７）はパッケージ、（８）はその外部リード導体
、（９）は光電素子、ＱＯはメモリチップ、αυはメモ
リチップαＱの各パッドと各外部リード導体（８）とを
それぞれ接続するワイヤ、（２）は光゛亀素子（９）上
の各パッドとメモリチップａＱの各パッドとをそれぞれ
接続するワイヤで、このように１つのパッケージに収容
すれば、光ｄ素子（９）の存在は外観上は判らず、しか
も、前述のように特定の波長の光を照射しなければメモ
リ内容をアクセスできぬのであるから機密の保持程度は
相当高くできる。
で、（７）はパッケージ、（８）はその外部リード導体
、（９）は光電素子、ＱＯはメモリチップ、αυはメモ
リチップαＱの各パッドと各外部リード導体（８）とを
それぞれ接続するワイヤ、（２）は光゛亀素子（９）上
の各パッドとメモリチップａＱの各パッドとをそれぞれ
接続するワイヤで、このように１つのパッケージに収容
すれば、光ｄ素子（９）の存在は外観上は判らず、しか
も、前述のように特定の波長の光を照射しなければメモ
リ内容をアクセスできぬのであるから機密の保持程度は
相当高くできる。
なお、上側では光電素子をメモリチップと別のチツ乃と
して構成したが、これらを１つのチップに構成してもよ
いことはいうまでもない。また、この発明は半導体メモ
リ以外の記憶装置にも適用できる。
して構成したが、これらを１つのチップに構成してもよ
いことはいうまでもない。また、この発明は半導体メモ
リ以外の記憶装置にも適用できる。
以上説明したように、この発明になる記憶装置では、そ
のアクセス制御部に特定の波長にのみ応答する光電素子
を設け、この光電素子が動作したときにのみメモリアク
セスを可能にしたので、記憶内容をみだシに読み出すこ
とができず、記憶内容の機密保持に有効である。
のアクセス制御部に特定の波長にのみ応答する光電素子
を設け、この光電素子が動作したときにのみメモリアク
セスを可能にしたので、記憶内容をみだシに読み出すこ
とができず、記憶内容の機密保持に有効である。
第１図はこの発明の一実施例の要部のみを示す回路図、
第２図はこの発明の記憶装置の内部実装例を示す平面図
である。 図において、（１）はホトトランジスタ（光電素子）【
（４）社ａｓ信号入力端子、（５）はＮＯＲゲート、（
９）は光電素子、Ｑ□はメモリチップである。
第２図はこの発明の記憶装置の内部実装例を示す平面図
である。 図において、（１）はホトトランジスタ（光電素子）【
（４）社ａｓ信号入力端子、（５）はＮＯＲゲート、（
９）は光電素子、Ｑ□はメモリチップである。
Claims (1)
- （１） 記憶内容の読み出しを制御する回路に、特定
の波長の光にのみ応答する光を素子を設け、この光電素
子が応答したときのみ上記読み出しができるようにした
ことを特徴とする記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57077107A JPS58192365A (ja) | 1982-05-06 | 1982-05-06 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57077107A JPS58192365A (ja) | 1982-05-06 | 1982-05-06 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58192365A true JPS58192365A (ja) | 1983-11-09 |
Family
ID=13624552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57077107A Pending JPS58192365A (ja) | 1982-05-06 | 1982-05-06 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58192365A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03147160A (ja) * | 1989-11-02 | 1991-06-24 | Nec Corp | メモリｉｃカードのコピープロテクト回路 |
-
1982
- 1982-05-06 JP JP57077107A patent/JPS58192365A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03147160A (ja) * | 1989-11-02 | 1991-06-24 | Nec Corp | メモリｉｃカードのコピープロテクト回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4519050A (en) | Radiation shield for an integrated circuit memory with redundant elements | |
| DE69325533D1 (de) | Mikrorechner mit Speicher mit wahlfreiem Zugriff und Flashspeicher | |
| EP0236960A3 (en) | Photographic camera | |
| AU1424297A (en) | Circuit and method for enabling a function in a multiple memory device module | |
| US4530074A (en) | Radiation shield for a portion of a radiation sensitive integrated circuit | |
| JPS58192365A (ja) | 記憶装置 | |
| DE68913442D1 (de) | Mikrorechner mit EEPROM. | |
| JPH11102324A (ja) | 内部情報保護回路付きｉｃ | |
| US5673032A (en) | Selective calling receiver for computing devices | |
| JPS58190064A (ja) | 半導体集積回路 | |
| SE329449B (ja) | ||
| EP0419117A3 (en) | Wafer-scale semiconductor device having fail-safe circuit | |
| JPH07135327A (ja) | 受光ユニット | |
| JPH01109779A (ja) | 超電導記憶装置 | |
| KR100253361B1 (ko) | 메모리의 출력데이터 보호 회로 | |
| JPS6130092A (ja) | レ−ザ装置 | |
| JPH08292915A (ja) | 不揮発性メモリ内蔵の集積回路装置 | |
| JPS58129829A (ja) | １チップ集積回路装置 | |
| JPH01191243A (ja) | マルチプロセツサシステムにおける共有メモリアクセス方式 | |
| JPH02271446A (ja) | 半導体記憶装置 | |
| KR970019725A (ko) | 수광(受光)장치 및 이를 사용한 전기기기 | |
| KR920001543Y1 (ko) | 엘리베이터 시스템의 데이타 보호회로 | |
| JPH064406A (ja) | キャッシュメモリを有するデータ処理装置 | |
| JPH0473954A (ja) | 半導体集積回路パッケージ | |
| JPH02240750A (ja) | 半導体記憶装置 |