JPS58191464A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS58191464A JPS58191464A JP7498482A JP7498482A JPS58191464A JP S58191464 A JPS58191464 A JP S58191464A JP 7498482 A JP7498482 A JP 7498482A JP 7498482 A JP7498482 A JP 7498482A JP S58191464 A JPS58191464 A JP S58191464A
- Authority
- JP
- Japan
- Prior art keywords
- conductive region
- window
- curvature
- impurity gas
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 description 4
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、プレーナ型Ｐ−Ｎ接合の高耐圧構造を持つ
半導体装置の製法にがんする。
半導体装置の製法にがんする。
従来、プレーナ型Ｐ−Ｎ接合の耐圧構造は第１図に示す
如くＮ型伝導領域１内に形成されるＰ型伝導領域２の底
部の隅部３の深部方向への曲率半径により制限されてい
た。
如くＮ型伝導領域１内に形成されるＰ型伝導領域２の底
部の隅部３の深部方向への曲率半径により制限されてい
た。
Ｐ型伝導領域２に負電位を、Ｎ型伝導領域１に正電位を
印加した場合の逆方向ブレークダウン電圧（逆耐圧）は
隅部３に生じる空乏層６の曲率半径の大きさにより決定
される。この曲率半径の大きさは不純物拡散層の深さに
比例して一意的に決るためにむやみに大きくすることは
できなかった。このためＰ−Ｎ接合の逆耐圧も曲率半径
からくる制限のためある程度以上大きくできなかったこ
の発明は上記欠点を除去せんとするものであり、その要
旨とするところは、ウェハーのＮ型伝導領域又はＰ型伝
導領域の表面に窓を持った酸化ケイ素等の酸化膜でマス
クをし、このウェハーをホウ素等の不純物ガス雰囲気中
におき、窓をとおして該不純物ガスを拡散させ、上記い
ずれかの伝導領域中に異なる伝導領域を形成し、次に前
回より窓を若干広げた酸化膜で同一箇所をマスクをして
不純物ガスの拡散を繰り返し、前回より若干浅い伝導領
域を形成し、以下、順次この工程を繰り返して底部隅部
の深部方向への曲率半径の大きい伝導領域を形成するこ
とを特徴とする半導体装置の製法である。
印加した場合の逆方向ブレークダウン電圧（逆耐圧）は
隅部３に生じる空乏層６の曲率半径の大きさにより決定
される。この曲率半径の大きさは不純物拡散層の深さに
比例して一意的に決るためにむやみに大きくすることは
できなかった。このためＰ−Ｎ接合の逆耐圧も曲率半径
からくる制限のためある程度以上大きくできなかったこ
の発明は上記欠点を除去せんとするものであり、その要
旨とするところは、ウェハーのＮ型伝導領域又はＰ型伝
導領域の表面に窓を持った酸化ケイ素等の酸化膜でマス
クをし、このウェハーをホウ素等の不純物ガス雰囲気中
におき、窓をとおして該不純物ガスを拡散させ、上記い
ずれかの伝導領域中に異なる伝導領域を形成し、次に前
回より窓を若干広げた酸化膜で同一箇所をマスクをして
不純物ガスの拡散を繰り返し、前回より若干浅い伝導領
域を形成し、以下、順次この工程を繰り返して底部隅部
の深部方向への曲率半径の大きい伝導領域を形成するこ
とを特徴とする半導体装置の製法である。
以下、この発明を図示せる一実施例に基いて説明する。
第２図乃至第５図に示すのはこの発明の一実施例である
。
。
・ｌ 第２図の如くウェハーのＮ型伝導領ｉｌの表面
に窓４を持った酸化ケイ素の酸化膜５で、マスクをし、
この窓４をとおして不純物ガスを拡散させ、狭い範囲で
深いＰ全伝導領域２を形成しておき、次に第３図の如く
窓４を若干広げた酸化膜５でマスクをして前回より若干
浅いＰ全伝導領域２を形成し、以下、第４図及び第５図
の如く順次この工程を繰り返して底部隅部３の深部方向
への曲率半径の大きいＰ全伝導領域２を形成する。
に窓４を持った酸化ケイ素の酸化膜５で、マスクをし、
この窓４をとおして不純物ガスを拡散させ、狭い範囲で
深いＰ全伝導領域２を形成しておき、次に第３図の如く
窓４を若干広げた酸化膜５でマスクをして前回より若干
浅いＰ全伝導領域２を形成し、以下、第４図及び第５図
の如く順次この工程を繰り返して底部隅部３の深部方向
への曲率半径の大きいＰ全伝導領域２を形成する。
更に図面を追って説明する。
第２図の如（ウェハーのＮ型伝導領域ｌの表面に窓４を
持った酸化ケイ素の酸化膜５で、マスクをする。
持った酸化ケイ素の酸化膜５で、マスクをする。
次にこのウェハーをホウ素等の不純物ガス雰囲気中にお
き、窓４をかいして一定時間加熱拡散せしめる。該不純
物ガスを窓４よりＮ型伝導領域１内に拡散せしめる。こ
れにより、まず深いＰ全伝導領域２を形成する。
き、窓４をかいして一定時間加熱拡散せしめる。該不純
物ガスを窓４よりＮ型伝導領域１内に拡散せしめる。こ
れにより、まず深いＰ全伝導領域２を形成する。
次に第３図の如く窓４を若干広げた酸化膜５３−
でマスクをして前回より若干浅いＰ全伝導領域２を形成
する。これにより、前回より浅いが、幅の広いＰ全伝導
領域２を形成する。
する。これにより、前回より浅いが、幅の広いＰ全伝導
領域２を形成する。
以下、第４図及び第５図の如く順次この工程を繰り返し
て底部隅部３の深部方向への曲率半径の大きいＰ全伝導
領域２を形成する。
て底部隅部３の深部方向への曲率半径の大きいＰ全伝導
領域２を形成する。
以上の操作を繰り返すことにより底部にむかって階段状
に狭小するＰ全伝導領域２が形成され、近似的にみると
隅部３の深部方向への曲率半径の大きいＰ全伝導領域２
の形成ができ、Ｐ−Ｎ接合により生じる対電圧が増大す
る。なお、上記実施例では、Ｎ型伝導領域ｌにＰ全伝導
領域２を形成する場合をしめしたが、この発明は、逆に
Ｐ型伝導領域内にＮ型伝導領域１を形成する際にも同様
に適用される。
に狭小するＰ全伝導領域２が形成され、近似的にみると
隅部３の深部方向への曲率半径の大きいＰ全伝導領域２
の形成ができ、Ｐ−Ｎ接合により生じる対電圧が増大す
る。なお、上記実施例では、Ｎ型伝導領域ｌにＰ全伝導
領域２を形成する場合をしめしたが、この発明は、逆に
Ｐ型伝導領域内にＮ型伝導領域１を形成する際にも同様
に適用される。
この発明にあっては、上記のような方法で製造すること
により、隅部３の空乏Ｎ６の曲率半径は一回の拡散で同
じ深さの物を形成する場合にくらべて大きくなっており
Ｐ−Ｎ接合の耐圧を大幅に向上させることができるので
ある。
により、隅部３の空乏Ｎ６の曲率半径は一回の拡散で同
じ深さの物を形成する場合にくらべて大きくなっており
Ｐ−Ｎ接合の耐圧を大幅に向上させることができるので
ある。
４−
第１図は従来例を示す断面図、第２図乃至第５図に示す
のはこの発明の一実施例を示す断面図である。 特許出願人 松下電工株式会社 代理人 弁理士 竹本敏丸 弁理士 佐藤成示 弁理士 用瀬幹夫 ５− 第１図 第２は 第５９ ＝２８３−
のはこの発明の一実施例を示す断面図である。 特許出願人 松下電工株式会社 代理人 弁理士 竹本敏丸 弁理士 佐藤成示 弁理士 用瀬幹夫 ５− 第１図 第２は 第５９ ＝２８３−
Claims (1)
- １）、ウェハーのＮ型伝導領域又はＰ型伝導領域の表面
に窓を持った酸化ケイ素等の酸化膜でマスクをし、この
ウェハーをホウ素等の不純物ガス雰囲気中におき、窓を
とおして該不純物ガスを拡散させ、上記いずれかの伝導
領域中に異なる伝導領域を形成し、次に前回より窓を若
干広げた酸化膜で同一箇所をマスクをして不純物ガスの
拡散を繰り返し、前回より若干浅い伝導領域を形成し、
以下、順次この工程を繰り返して底部隅部の深部方向へ
の曲率半径の大きい伝導領域を形成することを特徴とす
る半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7498482A JPS58191464A (ja) | 1982-04-30 | 1982-04-30 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7498482A JPS58191464A (ja) | 1982-04-30 | 1982-04-30 | 半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58191464A true JPS58191464A (ja) | 1983-11-08 |
Family
ID=13563049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7498482A Pending JPS58191464A (ja) | 1982-04-30 | 1982-04-30 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58191464A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55115328A (en) * | 1979-02-28 | 1980-09-05 | Toshiba Corp | Manufacturing method of semiconductor element |
| JPS5723262A (en) * | 1980-07-16 | 1982-02-06 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
-
1982
- 1982-04-30 JP JP7498482A patent/JPS58191464A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55115328A (en) * | 1979-02-28 | 1980-09-05 | Toshiba Corp | Manufacturing method of semiconductor element |
| JPS5723262A (en) * | 1980-07-16 | 1982-02-06 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5338693A (en) | Process for manufacture of radiation resistant power MOSFET and radiation resistant power MOSFET | |
| US3449643A (en) | Semiconductor integrated circuit device | |
| GB1018399A (en) | Semiconductor devices | |
| GB1445443A (en) | Mesa type thyristor and method of making same | |
| GB1366892A (en) | Methods of making semiconductor devices | |
| GB1228471A (ja) | ||
| JPS58191464A (ja) | 半導体装置の製法 | |
| EP0398291A3 (en) | Method for manufacturing a semiconductor integrated circuit | |
| JPS5771164A (en) | Semiconductor device | |
| JPS5951745B2 (ja) | 半導体装置の製造方法 | |
| JPS55128861A (en) | Semiconductor integrated circuit device and method of fabricating the same | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| KR800000887B1 (ko) | 반도체 장치의 제조방법 | |
| JPS58210679A (ja) | 半導体装置の製法 | |
| JPS6354212B2 (ja) | ||
| JPS5685858A (en) | Semiconductor device | |
| JPH0851222A (ja) | 半導体装置およびその製法 | |
| JPH04287978A (ja) | バラクタダイオード | |
| JPS58108772A (ja) | トランジスタの製造方法 | |
| KR920017270A (ko) | 다결정 실리콘 사이드 월(side wall)을 이용한 Laterally Graded Emitter(LGE)구조의 바이폴라 트랜지스터 제조방법 | |
| JPS564277A (en) | Manufacture of semiconductor device | |
| JPS6326551B2 (ja) | ||
| JPH0834244B2 (ja) | 半導体集積回路装置 | |
| JPS5492187A (en) | Manufacture of planar-type semiconductor device | |
| JPH04168764A (ja) | 半導体装置の製造方法 |