JPS58186855A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS58186855A JPS58186855A JP57069973A JP6997382A JPS58186855A JP S58186855 A JPS58186855 A JP S58186855A JP 57069973 A JP57069973 A JP 57069973A JP 6997382 A JP6997382 A JP 6997382A JP S58186855 A JPS58186855 A JP S58186855A
- Authority
- JP
- Japan
- Prior art keywords
- data
- section
- counter
- input
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ処理装置（例えばｌチップマイクロコン
ビーータ４）に関し、特に莢近回４各を有するデータ処
理装置の構成に関するものである。
ビーータ４）に関し、特に莢近回４各を有するデータ処
理装置の構成に関するものである。
上紀データ処理装置としてｌチップマイクロコンピュー
タを例にとると、その渕造鏝にけ信碩注を央める・（廷
が行なわれる。この倹等に今冬したものが製品として出
ｇ ’Ｏｆ ＩＩＱなわけであるが、この段階ではこわ
れかかったものも一応合浴として分類されてし７１って
いる。従って、これを除くためにｔｔ ｉ’スクリーニ
ングと呼ばれる苛酷な瑛ｒｒが也に行なわれている。こ
り）方法にはスタティックＢＴスクリーニングと呼ばれ
る方法と、タイナミッＭＴスクリーニングと呼ばれる方
法とが有る。
タを例にとると、その渕造鏝にけ信碩注を央める・（廷
が行なわれる。この倹等に今冬したものが製品として出
ｇ ’Ｏｆ ＩＩＱなわけであるが、この段階ではこわ
れかかったものも一応合浴として分類されてし７１って
いる。従って、これを除くためにｔｔ ｉ’スクリーニ
ングと呼ばれる苛酷な瑛ｒｒが也に行なわれている。こ
り）方法にはスタティックＢＴスクリーニングと呼ばれ
る方法と、タイナミッＭＴスクリーニングと呼ばれる方
法とが有る。
スタティックＢＴスクリーニングはデバイスは動作させ
ずに電源″醒圧のみ供給し關温状蝶で放置するものであ
る。しかしこの方法ではデバイスが非劾作状態のためデ
ー２ゴ云送に１史用されるほとんどの信号ｒ；＃に電圧
が剛力（］されずスクリーニング効果が小はい欠点かあ
る。
ずに電源″醒圧のみ供給し關温状蝶で放置するものであ
る。しかしこの方法ではデバイスが非劾作状態のためデ
ー２ゴ云送に１史用されるほとんどの信号ｒ；＃に電圧
が剛力（］されずスクリーニング効果が小はい欠点かあ
る。
ダイナミックＢ′Ｐスクリーニングは外部から信号をデ
バイスに供給しデバイスを動作状弗にして、清福状態に
改＋ｉ１．、内部信号線にも屯田が時々印すロされる様
にしてスクリーニング効果を高めたものであるが、デバ
イスに供給する信号を花生さぜるためのＢＴ袈装が高価
になる欠点があった。
バイスに供給しデバイスを動作状弗にして、清福状態に
改＋ｉ１．、内部信号線にも屯田が時々印すロされる様
にしてスクリーニング効果を高めたものであるが、デバ
イスに供給する信号を花生さぜるためのＢＴ袈装が高価
になる欠点があった。
本元明は高１曲なダイナミックＢＴスクリーニング装置
を使用せずにＢＴスクリーニング効果を高める機能を有
するデータ処理装置を提供することを目的とするもので
ある。
を使用せずにＢＴスクリーニング効果を高める機能を有
するデータ処理装置を提供することを目的とするもので
ある。
本発明は外部からのクロック信号で動作するカウンタ回
路部を設け、このカウンタ回路部の複数出力信号をデー
タ処理装置を構成する特定回路部に辱えることによって
、そのカウンタ出力が複数の′特定回路部にデータとし
て供給され、高価な装置を使うことなく構成回路の多く
の部分を動作状態にして検査を行なうことができるよう
にしたものである。
路部を設け、このカウンタ回路部の複数出力信号をデー
タ処理装置を構成する特定回路部に辱えることによって
、そのカウンタ出力が複数の′特定回路部にデータとし
て供給され、高価な装置を使うことなく構成回路の多く
の部分を動作状態にして検査を行なうことができるよう
にしたものである。
次に本発明の実権し１ｊについて図面を参照して説明す
る。第１図は本発明を１チツプマイクロコンピユータに
応用したブロック構成図である。
る。第１図は本発明を１チツプマイクロコンピユータに
応用したブロック構成図である。
第１図を参照すると本発明の一実施例はカウンタ回路、
′ｆｌＫ３にタロツク人力１と制御人力２が接続され、
カウンタ出力信号１３が出力されている。
′ｆｌＫ３にタロツク人力１と制御人力２が接続され、
カウンタ出力信号１３が出力されている。
インストラクションレジスタ部５と）ｔ Ｕ Ｍアビ２
フ部Ｂ、ＲＡＭアドレス部ＩＯに前記カウンタ出力信号
１３が入力されている。
フ部Ｂ、ＲＡＭアドレス部ＩＯに前記カウンタ出力信号
１３が入力されている。
インストラクションデコーダ４４は０１０部６とインス
トラクションレジスタ部５に次続されている。ＲＵＭセ
ル部９はＭ （Ｊ ｒｖｌアドレス部８に、ｌもＡＭセ
ル部１１は、Ｅ（ＩＡＭアドレス部１０に各々接続され
ている。インストラクションレジスタ部５、（、：）’
ＬＪ部６１入出力回路１部７Ｉバ（Ｊ Ｍアビ２フ部Ｂ
、ａａｔ■アドレス部ｌｏ灯内部テータデー１２によ
ってお死に妾続されでいる。
トラクションレジスタ部５に次続されている。ＲＵＭセ
ル部９はＭ （Ｊ ｒｖｌアドレス部８に、ｌもＡＭセ
ル部１１は、Ｅ（ＩＡＭアドレス部１０に各々接続され
ている。インストラクションレジスタ部５、（、：）’
ＬＪ部６１入出力回路１部７Ｉバ（Ｊ Ｍアビ２フ部Ｂ
、ａａｔ■アドレス部ｌｏ灯内部テータデー１２によ
ってお死に妾続されでいる。
仄に、＋：元明による実、悔タリの（動作について説明
する。カウンタ回路部３の動作を制御するものでカウン
タ出力信号１３をインストラクションレジスタ、郭５シ
ＲＯＭアドレス部８，１（、ＡＪＶｆアドレス部ｌＯに
入力するかどうかを朋］側１する。従って１チツプマイ
クロコンピユータとして動作中はカウンタ出力信号１３
は制御人力２（この発生には手動スイッチ手段を用いる
こともできる）によって葉上され、インストラクション
レジスタ５＋Ｒ（ＪＭ子アドレス８．ＲＡＭアドレス部
１ｏには入力されない。従ってインストラクションレジ
スタ部５９Ｒ（Ｊ Ｍアドレス部８，１（ＡＭアドレス
部１０は内す祁データバス１２を１出してＣ１’ＵＴＬ
Ａ６によって市Ｕ御されたデータが入力される。
する。カウンタ回路部３の動作を制御するものでカウン
タ出力信号１３をインストラクションレジスタ、郭５シ
ＲＯＭアドレス部８，１（、ＡＪＶｆアドレス部ｌＯに
入力するかどうかを朋］側１する。従って１チツプマイ
クロコンピユータとして動作中はカウンタ出力信号１３
は制御人力２（この発生には手動スイッチ手段を用いる
こともできる）によって葉上され、インストラクション
レジスタ５＋Ｒ（ＪＭ子アドレス８．ＲＡＭアドレス部
１ｏには入力されない。従ってインストラクションレジ
スタ部５９Ｒ（Ｊ Ｍアドレス部８，１（ＡＭアドレス
部１０は内す祁データバス１２を１出してＣ１’ＵＴＬ
Ａ６によって市Ｕ御されたデータが入力される。
次にＢ Ｔスクリーニング時には副側１入カ２によって
インストラクションレジスタ部５ 、Ｒ（ＪＭ子アドレ
ス８．ＲＡＭアドレス部１０は内部データバス１２から
の人力は禁止され、カウンタ出力信号１３がｊ供給され
続ける事になる。従ってクロック入力がカウンタ回路部
に人力され続ける事により、ある周期でカウンタ出力信
号のすべての組み合せのデータ信号が祐生する事になる
。
インストラクションレジスタ部５ 、Ｒ（ＪＭ子アドレ
ス８．ＲＡＭアドレス部１０は内部データバス１２から
の人力は禁止され、カウンタ出力信号１３がｊ供給され
続ける事になる。従ってクロック入力がカウンタ回路部
に人力され続ける事により、ある周期でカウンタ出力信
号のすべての組み合せのデータ信号が祐生する事になる
。
すべての組み合せのデータがインストラクションレジス
タ部５ 、ＲＯＭアドレス部８．ＲＡＭアドレス部１０
に入力されると言う事はインストラクションレジスタ部
５Ｉインストラクションデコーダ部４ 、 Ｃｋ’Ｕ部
６．ＲＯＭアドレス部８＋ｉ′ｔＯＭセル部９Ｉ几ＡＡ
４アドレス部１０＋九ＡＩＶＩセル部１１のｅαとんど
の回路部がめる周期で選択されて電圧が印７Ｊｌ］され
る事になる。
タ部５ 、ＲＯＭアドレス部８．ＲＡＭアドレス部１０
に入力されると言う事はインストラクションレジスタ部
５Ｉインストラクションデコーダ部４ 、 Ｃｋ’Ｕ部
６．ＲＯＭアドレス部８＋ｉ′ｔＯＭセル部９Ｉ几ＡＡ
４アドレス部１０＋九ＡＩＶＩセル部１１のｅαとんど
の回路部がめる周期で選択されて電圧が印７Ｊｌ］され
る事になる。
本発明は以上説明したようにカウンタ回路部を有Ｌ、ソ
（７）カウンタ出力信号を１チップマイクロ ５− コンピュータを構成する特定回路部に供給する事によっ
て高Ｉ曲なダイナミックＢＴスクリーニング装置を１更
用するのと同等な１３ ’１’スクリーニング効果をｉ
、７＋１なり’１’スクリーニング装［Ｉイによって達
成出来るｌチップマイクロコンピュータを堤供する。
（７）カウンタ出力信号を１チップマイクロ ５− コンピュータを構成する特定回路部に供給する事によっ
て高Ｉ曲なダイナミックＢＴスクリーニング装置を１更
用するのと同等な１３ ’１’スクリーニング効果をｉ
、７＋１なり’１’スクリーニング装［Ｉイによって達
成出来るｌチップマイクロコンピュータを堤供する。
又本発明の実癩例ではクロック人力を外部より供給する
方式で説明したが、クロック元偏器内或１チップマイク
ロコンピュータの場合元麺４を動作させてその＃、振器
の出力をクロック入力として１吏用出来る事は説明する
までもない。又カウンタ回゛＠部についても本１！−Ｍ
ＴＡ ｌ′Ａｌでは４ｔ１チツプマイクロコンピユータ
としての動作時の機能については説明しなかったが、汎
用のカウンタ回路として通常の１チツプマイクロコンビ
ーータとして動作時にタイマー機能等を兼用出来る事も
改めて説明するまで蟻ない。しかも、この発明け１チツ
プマイクロコンピユータに限らす、 ＋１Ｊのデータ処
理装置にも十分適用できる。
方式で説明したが、クロック元偏器内或１チップマイク
ロコンピュータの場合元麺４を動作させてその＃、振器
の出力をクロック入力として１吏用出来る事は説明する
までもない。又カウンタ回゛＠部についても本１！−Ｍ
ＴＡ ｌ′Ａｌでは４ｔ１チツプマイクロコンピユータ
としての動作時の機能については説明しなかったが、汎
用のカウンタ回路として通常の１チツプマイクロコンビ
ーータとして動作時にタイマー機能等を兼用出来る事も
改めて説明するまで蟻ない。しかも、この発明け１チツ
プマイクロコンピユータに限らす、 ＋１Ｊのデータ処
理装置にも十分適用できる。
６ −
第１図は本発明の−−Ｓｍ例による１チツプマイクロコ
ンピユータの概略機能ブロック嘴成図である。
ンピユータの概略機能ブロック嘴成図である。
Claims (1)
- 外部からのクロツタ人力をカウントするカウンタ回・＠
部を有し、このカウンタ回路部の出力信号全市電のプロ
グラム処理で便用されるデータとは別のデータとして装
置内に設けられたデータ処理回路部に供給できるように
したことを待機とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57069973A JPS58186855A (ja) | 1982-04-26 | 1982-04-26 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57069973A JPS58186855A (ja) | 1982-04-26 | 1982-04-26 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58186855A true JPS58186855A (ja) | 1983-10-31 |
Family
ID=13418106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57069973A Pending JPS58186855A (ja) | 1982-04-26 | 1982-04-26 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186855A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6352238A (ja) * | 1986-08-20 | 1988-03-05 | Nec Corp | マイクロ・コンピユ−タ |
-
1982
- 1982-04-26 JP JP57069973A patent/JPS58186855A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6352238A (ja) * | 1986-08-20 | 1988-03-05 | Nec Corp | マイクロ・コンピユ−タ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950015059A (ko) | 제2 입력과 제3 입력의 제1 부울 조합과 논리곱된 제1 입력 플러스 제2 입력과 제3 입력의 제2 부울 조합인 합을 형성하는 3 입력 산술 논리 유닛 | |
| KR950015137A (ko) | 3 입력 산술 논리 유닛 및 데이타 처리 시스템 | |
| KR950015057A (ko) | 3입력 산술 논리 유닛 및 데이타 처리 시스템 | |
| JPS5717019A (en) | Numerical controller | |
| JPS58186855A (ja) | デ−タ処理装置 | |
| JPS6474617A (en) | Floating-point arithmetic system | |
| ES8102366A1 (es) | Un aparato de microcomputador | |
| JP3323526B2 (ja) | ディジタル信号プロセッサ | |
| JPS54141536A (en) | Information processing system | |
| JPS54114945A (en) | Information processing system | |
| JPS63209321A (ja) | 大規模集積回路の内部回路切換装置 | |
| JPS63145564A (ja) | 周辺装置制御インタフエ−ス | |
| JPS5374329A (en) | Change-over system in trouble of electronic computer system | |
| JPS559225A (en) | Check method of double bus | |
| JPS6288199A (ja) | デイジタル回路 | |
| JPS54151333A (en) | Memory system | |
| JPS5580153A (en) | Program processor | |
| JPS56155447A (en) | Microprogram controller | |
| JPS6441938A (en) | Microcomputer developing device | |
| JPS5469043A (en) | Output contol system for lsi | |
| JPS55157033A (en) | Drive unit for display | |
| JPS57100545A (en) | Debug device | |
| JPS54158829A (en) | Semiconductor memory device | |
| JPS51117845A (en) | Electronic computer fault diagnostic equipment | |
| JPH07175779A (ja) | Ｄｓｐベースのｃｐｕを有する信号処理システム |