JPS5817960B2 - 電子楽器のエンベロ−プジエネレ−タ - Google Patents

Description

【発明の詳細な説明】 この発明は、電子楽器の楽音信号形成のために用いられ
るエンベロープ波形を発生するエンベロープジェネレー
タに関する。

一般に、シンセサイザのような電♀楽器は第１図に示す
ように構成されており、押鍵に対何する音高電圧ＫＶ及
び押鍵、離鍵に対応する押鍵信号ＫＯＮを発生する鍵盤
回路１、音高電圧ＫＶによって発振周波数が制御され押
鍵に対応した音高の音源信号を発生する電圧制御型可変
周波数発振器（以下■ＣＯと略称する）２、この音源信
号を音色形成する電圧制御型可変フィルタ（以下ＶＣＦ
と略称する）３、このＶＣＦβの出力楽音信号をさらに
エンベロープ形成する電圧制御型可変利得増幅器（以下
ＶＣＡと略称する）４、及びこれら（７）ＶＣＯ２、Ｖ
ＣＦ３ 、’ＶＣＡ４を制御すルエンベロープジエネレ
ータ（以下ＥＧと略称する）５゜６．７等からなる。

ＥＧ５．６．７は、制御電圧発生回路８からそれぞれ複
数の制御電圧が供給され、押鍵信号波形のエンベロープ
波形を発生してＶＣＯ２゜■ＣＦ３．ｖＣＡ４に供給し
、ｖＣＯ２においては発振周波数を微小に変調して自然
性に富んだ音源信号とし、■ＣＦにおいては帯域特性を
変化して音色変調を行ない、ｖＣＡ４においては増幅利
得を変化して楽音のエンベロープを設定し、音楽性豊か
な楽音信号を形成して、これを適宜増幅して図示しなて
スピーカによって演奏楽音として発音させる。

この第２図に示したエンベロープ波形は、押鍵Ｒｔ１か
らアタク時間ＡＴの間にイニシャルレベルＩＬからアタ
ックレベルＡＬまで立上り、、以後第１ディケイ時間Ｄ
Ｔ１の間にサスティンレベルＳＬまで減衰して離鍵時ｔ
２まで持続し、離鍵後は第２ディケイ時間ＤＴ２の間に
サスティンレベルＳＬからイニシャルレベルＩＬまで立
ち下るような、時間経過に従って電圧値の変化する電圧
波形信号である。

このようなエンベロープ波形を発生−ｐ−ルエンヘロー
プジエネレータ５，６．７としては、例えば第３図に示
すように、電圧制御型可変抵抗（以下ＶＣＲと略称する
）９を介して電圧が印加されるコンデンサＣを設け、押
鍵信号ＫＯＮによって論理回路ＬＯを制御し、制御電圧
発生回路８で設定した上記レベルＡＬ、ＳＬ、ＩＬに相
等する電圧ＶＡＬ 、、ＬＳＬ 、ＶＩＬを順次選択し
てＶＣＨ９を介してコンデンサＣに印加すると同時に、
この印加電圧ＶＡＬ−ＶＩＬの選択と連動して上記時間
ＡＴ 、ＤＴｌ、ＤＴ２を設定する電圧ＶＡＴ 。

■ＤＴ１．■ＤＴ２をも順次選択してＶＣＨ９に供給し
、ＶＣＨ９の抵抗値を時間ＡＴ、ＤＴ１．ＤＴ２に対応
する充放電時定数が得られるように制御して、コンデン
サｄの充放電に伴なって変化する該コンデンサＣの端子
電圧を利用するものが提案されている。

このエンベロープジェネレータの動作を簡単に説明する
と、１８〜２３は、例えば電界効果トランジスタ（ＦＥ
Ｔ）等からなるスイッチング素子としてのゲート回路で
あって、すべての鍵が操作されないときはゲート回路２
０と２３のみがオン状態にされ、コンデンサＣは電圧Ｖ
ＩＬになっており、押鍵によってキースイッチＫＳがオ
ンされ、押鍵信号ＫＯＮが発生すると、微分回路１０で
微分された立上りパルスがダイオード１１を介してフリ
ップフロップ（以下ＦＦと略称する）１２のリセット端
子Ｒに加わり、ＦＦ１２の出力端子Ｑが９０“に戻り、
それによってゲート回路２０゜２３がオフしてゲート回
路１８，２１がオンとなり、電圧ＶＡＬに補助電源１３
の電圧Ｅが加算された電圧がＶＣＨ９を介してコンデン
サＣに供給されると同時に、電圧■ＡＴによってＶＣＨ
９の抵抗値が設定される。

したがって、コンデンサＣの端子電圧は、電圧ＶＡＴに
相当する時定数で電圧ＶＡ’ｌ、十Ｅに向って充電され
、第２図に示したように押鍵時ｔ１からアタック時間Ａ
ＴＯ間にアタックレベルＡＬまでその充電電圧が上昇す
る。

この充電電圧は、高入力インピーダンスのバッファ１４
を介して比較回路１５に供給され、電圧ＶＡＬに達した
とき比較回路１５から１１ “を出力する。

これがＦＦ１２のトリガ端子Ｔに加わるため、ＦＦ１２
の出力端子Ｑが３１“になり、それによってゲ゛−ト回
路１８，２１がオフしてゲ′−ト回路１９，２２がオン
となる。

それゆえ、ＶＣＨ９は電圧ＶＤＴ１に相当する抵抗値に
設定され、電圧ＶＳＬがＶＣＨ９を介してコンテ゛ンサ
Ｃに印加されるので、コンデ′ンサＣの端子電圧は時間
ＤＴ１の間にサスティンレベルＳＬまで降下し、離鍵時
ｔ２までその電圧を維持する。

離鍵により押鍵信号ＫＯＮがなくなると、ゲート回路１
９，２２がオフとなり、再びゲート回路２０．２３がオ
ンして、コンデンサＣの端子電圧はＶＣＨ９の供給電圧
ＶＩＬと制御電圧■ＤＴ２によって、離鍵時ｔ２から時
間ＤＴ２の間にイニシャルレベルＩＬに降下する。

このように、電圧によって抵抗値が可変制御されるＶＣ
Ｒを使用することによって、所定のエンベロープ波形を
発生するものである。

そして、この場合ＶＣＲ９はＦＥＴやＣｄＳ等を使用し
て実理するとか、あるいは相互コンダクタンス変換回路
等を利用した電気回路によって構成することができるが
、応答速度及び精度上問題があり、また回路が複雑でコ
スト高となる欠点があった。

この発明は、上記の点に鑑みてなされたものであって、
ＶＣＨの代りにゲート回路を用いて、そのケートをパル
ス列でオンオフさせ、このパルス列のデユーティ−比を
可変することにより、コンデンサの充放電時間を制御し
て充放電時定数を等制約に変えるようにしたものである
。

すなわち、形成しようとするエンベロープ波形に応じて
、所定の電圧を選択してゲート回路を介してコンデンサ
に印加するさ共に、この電圧に対応して選択される電圧
により、パルス発生器から発生するパルス熱のデユーテ
ィ比を変化させ、そのパルス列によってゲート回路のゲ
ートを制御することにより、所定のエンベロープ波形を
コンデンサの充放電電圧によって発生させるようにした
電子楽器のエンベロープジェネレータを提供するもので
ある。

以下、添付図面を参照してこの発明の詳細な説明する。

第４図はこの発明の一実施例を示すブロック回路図であ
り、第３図と同一部分には同一符号を付してその部分の
説明は省略する。

図中、１６は例えばＦＥＴ等のスイッチング素子からな
るゲート回路であって、第３図におけるＶＣＲ９に代え
て電圧源とコンデンサＣとの間に設けである。

このゲート回路１′６は、パルス列発生器１７から発生
されるパルス列によって制御され、そのパルス幅の時間
だけオンされる。

このゲート回路１６がオンしたとき、印加された電圧に
よってコンデンサＣが瞬時に充放電しないようにするた
め、比較的小さい抵抗値の抵抗Ｒを例えば図示のように
ゲート回路１６とコンデンサＣとの間に挿入して、充放
電に際し適当な時定数をもたせる。

なお、この抵抗Ｒは、電源あるいはオンしたときのゲー
ト回路１６等に実質的に抵抗がある場合は省略しても差
支えない。

パルス列発生器１７は、供給される制御電圧に応じて発
生するパルス列のデユーティ比を変化するように構成す
る。

コンデンサＣは、パルス列発生器１７から発生するパル
ス列のパルス毎に、間歇的に抵抗Ｒで定まる時定数で充
放電されて、その端子電圧が上昇あるいは下降変化し、
パルスのないときは、充放電回路が断たれてその端子電
圧を記憶保持する。

その結果、このコンデンサＣの端子電圧は、パルス列に
よって階段上に上昇又は下降変化する。

したがって、パルス列発生器１７の発生パルス列のデユ
ーティ比を変化させることにより、あたかも時定数を変
化させるたと同じように、コンデンサＣの端子電圧の上
昇又は下降のスピードを変えることができる。

ＬＯは、第３図と同じようにエンベロープ波形を所定の
順序で形成する論理回路であって、ゲート回路１８，２
１のゲートはアンド回路２４の出力によって、ゲート回
路１９，２２のゲートはアンド回路２５の出力によって
、ゲ゛−ト回路２０゜２３のゲートはインバータ２６か
らの反転押鍵信号ＫＯＨによってそれぞれ制御される。

そして、アンド回路２４．２５の一方の入力には、鍵盤
回路１から発生する押鍵信号ＫＯＮがそれぞれ供給され
、アンド回路２５の他の入力には、ＦＦ１２の出力端子
Ｑからの出力が供給される。

また、アンド回路２４の他の入力にはＦＦ１２の出力端
子Ｑからの出力がインバータ２７で反転されて供給され
ている。

一方、ＦＦ１２のリセット端子Ｒには、押鍵信号ＫＯＮ
を微分回路１０で微分してダイオード１１を介して供給
しているので、押鍵信号ＫＯＮの立上りすなわち押鍵時
に、ＦＦ１２がリセットされて出力端子Ｑは１０“にな
り、つぎに比較回路１５からゝ１ “が出力されると、
これがトリガ端子Ｔに供給され、出力端子Ｑは１０“か
ら１１“に反転する。

８ａ及び８ｂは、制御電圧発生回路（第１図の制御電圧
発生回路８に相当する）における第１群の複数電圧源及
び第２群の複数電圧源を構成し、第１群の複数電圧源８
ａは、電源電圧＋Ｖをそれぞれ可変抵抗ｖＲ１，ｖＲ２
，ｖＲ３によって分圧して、エンベロープ波形のアタッ
クレベルＡＬ。

サスティンレベルＳＬ、及びイニシャルレベル、ＴＬに
それぞれ相当する電圧ＶＡＴ 、ＶＳＴ及びＶＩＬを発
生する。

第２群の複数電圧源８ｂは、電源電圧＋■をそれぞれ可
変抵抗ＶＲ４，ＶＲ５，ＶＲ６によって分圧して、エン
ベロープ波形の上昇又は下降時間がそれぞれアタック時
間ＡＴ、第１ディケイ時間ＤＴ１及び第２ディケイ時間
ＤＴ２となるように、パルス列発生器１７から発生され
るパルス列のデユーティ比を制御するための電圧ＶＡＴ
、ＶＤＴ。

及びｖＤＴ２を発生する。

このように構成された上記実施例によれば、押鍵してい
ない平常時には押鍵信号ＫＯＮはゝ０“で、アンド回路
２４．２５の出力は共に１０“であり、またインバータ
２６の出力ＫＯＮはゝ１“であるため、ゲート回路２０
と２３のみがオン状態にある。

したがって、コンデンサＣはイニシャルレベルＩＬに相
当する電圧ＶＩＬに充電されてその値を記憶している。

そこで、鍵が押されると、押鍵信号ＫＯＮが１１ “に
立上ると共に、この押鍵信号ＫＯＮの立上り時にＦＦ１
２がリセットされてその出力Ｑが１０“になるので、ゲ
ート回路２０．２３がオフ状態となり、アンド回路２４
の出力のみが１１“となるため、ゲート回路１８と２１
のみがオン状態になる。

したがって、コンデンサＣは、電圧ＶＡＬに補助電源１
３の電圧Ｅが加わった電圧まで、電圧ＶＡＴによって実
質的に制御された時定数で充電されようとするが、コン
デンサＣの端子電圧がアタック時間ＡＴで電圧ＶＡＬに
達すると、比較器１５は両入力端子が等しくなるため９
１“を出力し、ＦＦ１２の出力Ｑが反転して１１“にな
る。

それによって、アンド回路２４の出力が１０“になって
、アンド回路２５の出力が１１“になり、ゲート回路１
９と２２のみがオン状態になる。

電圧ＶＳＬは電圧ＶＡＬより低いので、コンデンサＣは
、この時点から電圧ＶＤＴ１によって実質的に制御され
る時定数で、第１．ディケイ時間ＤＴ１の間に電圧ＶＳ
Ｌまで放電してその端子電圧を降下した後、離鍵時まで
この電圧ＶＳＬすなわちサスティスレベルＳＬを記憶保
持する。

離鍵時には、押鍵信号ＫＯＮが１０“になるため、ゲー
ト回路２０と２３のみがオン状態となり、コンデンサＣ
は、電圧■ＤＴ２によつ・て実質的に制御される時定数
で、電圧ＶＩＬまで放電してその端子電圧を降下し、第
２ディケイ時間ＤＴ２経過後にイニシャルレベルＩＬに
戻る。

そして、このコンデンサＣの端子電圧すなわち記憶電圧
を、高入力インピーダンスのバッファ１４を介して出力
端子ＯＵＴに取出すことにより、第２図に示したような
所定のエンベロープ波形を得ることができる。

ここで、補助電源１３をゲート回路１８の出力側に設け
であるのは、アタックレベル信号の立上りをよくするた
めで、もし補助電源１３がないと、目的とする制御電圧
ＶＡＬを与えても、アタックレベルＡＬより若干低い値
になってしまうからである（第２図参照）。

第５図は、上述の実施例におけるパルス列発生器１７の
一例を示すブロック構成図であって、第４図と同一部分
には同一符号を付しである。

このパルス列発生回路１７は、発生するパルス列のパル
ス幅は一定で、パルス間隔を変えることによってデユー
ティ比を変えるようにしている。

すなわち、２８は外部から印加される制御電圧によって
発振周波数が可変され、のこぎり波又は方形波のような
急峻な立上り又は立下りを有する波形の信号を発生する
ＶＣＯであり、２９はこのＶＣ０２８の出力信号の立上
り又は立下りを利用し、微分回路あるいはワンショット
マルチバイブレーク等によってパルス幅一定のパルス列
を発生し、第４図におけるゲート回路１６のゲート回路
を制御するパルス幅一定回路である。

そこで、ＶＣ０２８がのこぎり波を発生する場合につい
て説明すると、その発振周波数が制御電圧の高低により
第６図イ乃至ハに示すように変化し、パルス幅一定回路
２９によってパルス幅を一定にされて発生されるパルス
列のパルス間隔が同図二乃至へに示すように変化する。

すなわち、発生されるパルス列のデユーティ比が変化す
ることになる。

このパルス列によって、第４図におけるゲート回路１６
のゲートを制御すれば、同じ電圧によつ；てコンデンサ
Ｃを充電しても、その充電波形は第６図トに示すように
、同図二、ホ、へのパルス列に応じて波形３０，３１又
は３２に示すように変化する。

したがって、ゲート回路２１，２２，２３によ・つて電
圧ＶＡＴ 、ＶＤＴｌ又はｖＤＴ２を選択してＶＣ０２
８に供給するようにすれば、所定のアタック時間ＡＴ、
第１ディケイ時間ＤＴ１及び第２ディケイ時間ＤＴ２を
得ることができる。

第７図は、パルス列発生器１７の他の例を示す；ブロッ
ク構成図であり、発生するパルス列のパルス間隔は一定
でパルス幅を変えることによりデユーティ比を変えるよ
うにしたものであって、第５図と同一部分には同一符号
を付しである。

すなわち、３３は三角波、のこぎり波、又は正；弦波等
のように、振幅方向のレベルにより時間軸方向に対する
幅が変化する波形の信号を発生する発振器であり、３４
は制御電圧と発振器３３の出力電圧とを比較し、発振器
３３の出力電圧の方が高いときのみ′Ｘ １“を出力す
るコンパレータであ（る。

そして、発振器３３から第８図イに示すように、はぼ一
定の周波数の三角波信号３５が出力され、制御電圧■１
．■２又は■３を同図の直線３６，３７及び３８で示す
ように順次低く設定すると、コンパレータ３４からはそ
れぞれの電圧レベルに対応して、第８図口乃至二に示す
ように、パルス間隔が一定でパルス幅の異った、すなわ
ちデユーティ比の異ったパルス列が出力される。

したがって、このパルス列で第４図におけるゲ；−ト回
路１６のゲートが制御されると、コンデンサＣの充電電
圧波形は第８図ホの波形３９，４０及び４１で示すよう
に、それぞれパルス列のデユーティ比によってその上昇
速度が変化する。

したがって、ゲート回路２Ｌ２２，２３によツテ電圧Ｖ
ＡＴ 、ＶＤＴｌ又はｖＤＴ２を選択して、コンパレー
タ３４の制御電圧として供給すれば、所定のアタック時
間ＡＴ、第１ディケイ時間ＤＴ１及び第２ディケイ時間
ＤＴ２を得ることができる。

なお、第６図イ乃至ト及び第８図ブ乃至ホにおいては、
図示の都合上パルス列の一部を拡大して示しであるが、
ＶＣ０２８又は発振器３３の発振周波数を充分高くとれ
ば、実質的にコンデンサＣの端子電圧は滑らかに変化す
る。

以上述べたように、この発明によれば、所定のエンベロ
ープ波形を簡単で安価な回路で、しかも精度良く発生さ
せることができるので、第１図で示したような電圧制御
型の音楽形成手段を用いた電子楽器において、非常に効
果的に使用し得るものであり、音高、音色、エンベロー
プ等の楽音効果制御のために大きな効果を発揮するもの
である。

【図面の簡単な説明】

第１図は、エンベロープ波形が使用される電子楽器を説
明するブロック構成図、第２図は、第１図の電子楽器に
おけるエンベロープ波形の一例を。 示す波形図、第３図は、従来のエンベロープジェネレー
タの一例を示すブロック回路図、第４図は、この発明の
一実施例を示すブロック回路図、第５図は、第４図の実
施例におけるパルス列発生器の一例を示すブロック構成
図、第６図イ乃至トは、第５図の動作を説明するための
波形図、第７図は、第４図の実施例におけるパルス列発
生器の他の例を示すブロック構成図、第８図はイ乃至ホ
は、その動作を説明するための波形図である。 １・・・鍵盤回路、２，２８・・・電圧制御型可変周波
）数発振器（ＶＣＯ）、３・・・電圧制御型可変フィル
タ（’ｖＣｐ）、４・・・電圧制御型可変利得増幅器（
ＶＣＡ）、５，６，７・・・エンベロープジェネレータ
、８・・・制御電圧発生回路、８ａ・・・第１群の複数
電圧源、８ｂ・・・第２群の複数電圧源、９・・・電圧
制御型可変抵抗器（ＶＣＲ）、１０・・・微分回路、１
２・・・フリップフロップ（ＦＦ）、１３・・・補助電
源、１４・・・バッファ、１５・・・比較回路、１６゜
１８〜２３・・・ゲート回路、１７・・・パルス列発生
器、２４．２５・・・アンド回路、２６，２７・・・イ
ンバータ、２９・・・パルス幅一定回路、３３・・・発
振器、３４・・・コンパレータ、Ｃ・・・コンデンサ。

Claims (1)

【特許請求の範囲】
1. １ それぞれ所定の電圧レベルに設定された第１群及び
   第２群の複数電圧源と、制御電圧によって発生するパル
   ス列のデユーティ比が可変制御されるパルス列発生器と
   、この共ルス列発生器から発生されるパルス列によって
   ゲート制御されるゲート回路と、このゲート回路を介し
   て印加される電圧を記憶するコンデンサと、このコンデ
   ンサに記憶されるコンデンサの端子電圧に応じて前記第
   １群の複数電圧源中から順次１つの電圧源を選択して前
   記ゲート回路に接続すると共に、この選択された電圧源
   に対応して前記第２の複数電圧源中から順次１つの電圧
   源を選択して前記パルス列発生器に制御電圧を供給する
   手段とを設け、前記コンデンサの端子電圧によってエン
   ベロープ波形を得るようにした電子楽器のエンベロープ
   ジェネレータ。