JPS58178562A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPS58178562A
JPS58178562A JP6143882A JP6143882A JPS58178562A JP S58178562 A JPS58178562 A JP S58178562A JP 6143882 A JP6143882 A JP 6143882A JP 6143882 A JP6143882 A JP 6143882A JP S58178562 A JPS58178562 A JP S58178562A
Authority
JP
Japan
Prior art keywords
film
thin film
etching
transparent electrode
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6143882A
Other languages
English (en)
Inventor
Wakao Miyazawa
和加雄 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP6143882A priority Critical patent/JPS58178562A/ja
Publication of JPS58178562A publication Critical patent/JPS58178562A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発明は金属配置の断細を防止し得る構造を備え友薄膜
トランジスタに関する。
本発明は金属配線材料としてアルミニウム(以下Mと略
記する)を用いて説明するが、他の金属材料にも適用す
る。
薄膜トランジスタは高価なシリコン基鈑上に形成する半
導体素子に比べ、安価なガラス基鈑上VC形成できると
共に、工程数を少なくできる等の利点も峙っている。
41KJ明着叡上に博験トランジスタアレイを形成し種
晶ディスプレイを横取したフラットパネル等でに、裏面
に反射率の良い反射板をセットする参により、コントラ
ストの良い表不を得ることができる。
識1図(a)(bバc)k用いて従来の薄膜トランジス
タの痢造に序し、その欠点を述べる。
ガラス轟、@1上に多結晶シリコン麟等の能動素子とな
る薄膜のa62を形成したのちに、ゲート族となる杷−
膿3管形威し、ケート電極配#4を形成する。次に弗a
l尋に工9ケート電極4をマスクに4eill[5にエ
ラ争ング除去し、ソース・ドレイン拡敵層51r形叙し
たtのt第1図(a)に示す。
次Kmna18mWA 6 k形成L7tO%IIC、
コンタIトホールを開口し、M配置7を形成したのちに
、透明電惚8′km1図(b)の機に形成する。
透嘴電惚としてFi醗化スズ躾、−化スズ膜と酸化イン
ジウム膿の混合吻等が掲げられるが、ホトリソ技術によ
り電接として形成する場合、金属である態とのエツチン
グ選択性がなく、酸化スズ躾等ノ透明電極tエツ千ング
除去しパターニングする際KAi配線の一部がエツチン
グされ、断#鴎9を引き起してしまう。
又、M配#を透明電極のパターニング時にレジスト膜で
傍いエツチングする7j法ヲ提案されているが、レジス
ト膜のピンホール及び合せつれ寺でAl@の保護が不光
分にな9断勿踏9を引き匙こ丁。
さらにこの場合は、M配線と透明電極との闇で透明電極
材である錘化スズ展のエツチング時の残協物によるリー
ク直流が流れる場合が多い。又、ホトリソグラフィー技
術によるレジスト躾形成時でのパターン合わせ不良によ
るM配線と透明電極とのショート等も発生するので透明
電極のパターン形状も20ずと制約されてし筐い、躯勧
電惨比卓も高められない。
本発明は、この様な従来の欠点を除去したものであり、
その目的とするところは、金楓配−を形成後、該金属配
−の表向上陽極酸化したのちに、“拳化スズw4等の透
明電極形成時ル化とにょ9、金属配縁の断#を防止でき
る構造t−有する薄膜トランジスタを傭供することであ
る。
以下IRZ図(aJ(bバC)音用いて不発明の詳細な
説明する。
ガラスj!叡11上に多結晶シリコン膜等の能動素子と
なる薄膜のM12に形成したのちに、ゲート鵬となる絶
−膳13t−形成し、ゲート電憧配線14t−形成する
。次に弗緩等にょジ、ケート電極149マスクに絶−3
ll 1s 1(エツチング除去し、ソース・ドレイン
拡散層ts;1tV3成したもの第2図(a) K序丁
FK−壱閣IIA憾膜16を形成したのちに、コンタク
トホール【開口し、M配−17’l形成する。次にクエ
ン醗−1%1等により、M配−を陽極酸化し、拳化アル
ミニウム展18に一形成したのちに1 ドレイン−のM
表向上の鹸化アルミニウムmt−除去し11@電他19
’tl!2図(b)の様に形成する。
この際M配廖上は酸化アルミニウム展で覆われているの
で、透明電極である酸化スズ躾等のエツチング時にはエ
ツチングされない。
酸化アルミニウム膿は酸化スズ膜寺のエツチング液に対
して充分の耐エツチング性′Jjt不丁と共に弗醗等に
よる鹸化アルミニウム農の除去も量率であり制御も容易
である。
父、M配−の表面を陽極酸化する場合はクエン酸#1液
等により簡単圧し力1も大量に形成することができ、そ
の制@を容易にできる。
m2図(c)から刊〃為る様に透明電極のパターニング
時にM配−上をレジスト膜で嶺うことによりM配−の断
41を皆無にすることができる。
なぜならFi、たとえレジスト膜にピンホールがあって
も、Aj配崎上に鹸化アルミニウム展がめるのでNL配
−は透明電極膜のエツチング時にエツチングされない。
又、醸化アルミニウム膿にピンホールがめったとしてt
lその上にレジスト膜のピンホール力1ならない限りM
配線の断層はないη為らであり、その確率は非’4に低
いからである。
父、4明電極のパターニング時にパターン合セづれt−
aこして−M配縁は酸化アルミニウム膿で覆われている
のでエツチングきれずm41t−引き起こさない。さら
にa明電極のエツチング時に酸化スズ麟等のエツチング
残りがあっても%M配−は鹸化アルミニウムで横われて
いるので、リーク電流#i流れない。
以上−明した如く不発明によれば透明電極形成時のM配
−の断−を皆無にするばかりでなく1種々の優れ九効米
tl!するものである。
【図面の簡単な説明】
W!41図は従来の博膿トランジスタの断面図である。 綱2図は不発明による夾織例會が丁断面凶である。 図中1.11はガラスAai、  2 * 12はトラ
ンジスタとなる多結晶シリコンの島、s+ISはゲート
膿となる絶−麟、4.14はゲート電−15,15はソ
ースあるいはドレイン、6−16は層間48−膿、71
17はM配線、1f3t 19は透明電極、1Bは鹸化
アルばニウム躾である。 第1図 4 第2図 4

Claims (1)

    【特許請求の範囲】
  1. 石英ガラスあるいはソータガラス等の透明基鈑上に形成
    する薄膜トランジスタにおいて、該薄膜トランジスタは
    、金属配縁及び透明電億と接続されており、1itlk
    ″金属配紐は表面が1III極師化膿で債われているこ
    とt−W−とする薄膜トランジスタ。
JP6143882A 1982-04-13 1982-04-13 薄膜トランジスタ Pending JPS58178562A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6143882A JPS58178562A (ja) 1982-04-13 1982-04-13 薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6143882A JPS58178562A (ja) 1982-04-13 1982-04-13 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JPS58178562A true JPS58178562A (ja) 1983-10-19

Family

ID=13171066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6143882A Pending JPS58178562A (ja) 1982-04-13 1982-04-13 薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JPS58178562A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4805921A (en) * 1987-03-04 1989-02-21 Toyoda Gosei Co., Ltd. Mechanical shaft joint boot
US4880753A (en) * 1988-02-19 1989-11-14 The General Electric Company, P.L.C. Method of fabricating a polysilicon thin film transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4805921A (en) * 1987-03-04 1989-02-21 Toyoda Gosei Co., Ltd. Mechanical shaft joint boot
US4880753A (en) * 1988-02-19 1989-11-14 The General Electric Company, P.L.C. Method of fabricating a polysilicon thin film transistor

Similar Documents

Publication Publication Date Title
JPH06235927A (ja) Tft−lcd用信号線の製造方法及びその構造
JP2002258319A (ja) 液晶表示装置
KR100288150B1 (ko) 액정표시장치의 제조방법
JPH04171767A (ja) 薄膜トランジスタ及びその製造方法
JPS58178562A (ja) 薄膜トランジスタ
JPH06236893A (ja) Tft液晶表示装置の製造方法
JPH07176525A (ja) 低抵抗配線の形成方法
JPH07325321A (ja) 液晶表示装置の製造方法
JPH07218929A (ja) 薄膜トランジスターのアレイ構造
JPH02285678A (ja) 半導体装置
JPH0685255A (ja) 薄膜トランジスタ及びその製造方法
JPH04155315A (ja) 多層膜配線体の製造方法
JPH02130551A (ja) 薄膜パターンとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置
JPH02272774A (ja) アクティブマトリクス回路基板
JPH01136124A (ja) 液晶表示パネル用電極基板の製造方法
KR100265053B1 (ko) 표시패널 및 그 제조방법
JPS61107220A (ja) 液晶表示装置
JPS61145530A (ja) 薄膜トランジスタアレイの製造方法
JPS59104170A (ja) 薄膜トランジスタ
JPH09297320A (ja) 液晶表示装置の製造方法
JPS62299035A (ja) 半導体装置の製造方法
JPS62150230A (ja) アクテイブマトリツクス型液晶表示パネルの構造
JP2980803B2 (ja) 金属配線の形成方法
JPH05299436A (ja) 薄膜トランジスタ及びそれを用いた液晶表示装置
JPS59225568A (ja) 薄膜トランジスタマトリツクスアレイの製造方法