JPS58172757A - ル−プカウンタ付プログラムカウンタ - Google Patents
ル−プカウンタ付プログラムカウンタInfo
- Publication number
- JPS58172757A JPS58172757A JP57054950A JP5495082A JPS58172757A JP S58172757 A JPS58172757 A JP S58172757A JP 57054950 A JP57054950 A JP 57054950A JP 5495082 A JP5495082 A JP 5495082A JP S58172757 A JPS58172757 A JP S58172757A
- Authority
- JP
- Japan
- Prior art keywords
- program
- counter
- loop
- output
- loop counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 abstract description 4
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 abstract 1
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 241000255925 Diptera Species 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/325—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for loops, e.g. loop detection or loop counter
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は読出専用メ毫り（以下ＲＯＭと称す）と、其の
出力を保持するフリ、プフロップ（以下ＦＦと称す）に
て構成され、ｖｌＦＦの出力が現プログラムのアドレス
で、これと条件分岐用フラグとを皺ＲＯＭに入力し、其
の出力が次のプログラムアドレスとなるプログラムカウ
ンタに係り、プログラムのダイナ建、クヌテ、プ数を減
少出来るループカウンタ付プログラムカウン−に関する
。
出力を保持するフリ、プフロップ（以下ＦＦと称す）に
て構成され、ｖｌＦＦの出力が現プログラムのアドレス
で、これと条件分岐用フラグとを皺ＲＯＭに入力し、其
の出力が次のプログラムアドレスとなるプログラムカウ
ンタに係り、プログラムのダイナ建、クヌテ、プ数を減
少出来るループカウンタ付プログラムカウン−に関する
。
（ｂ） 従来技術と問題点
第１図は従来例のプログラムカウンタのブロック図、第
２図は従来例のループ動作をするプログラムの内容を示
す図である。
２図は従来例のループ動作をするプログラムの内容を示
す図である。
図中ＩＦｉＲＯＭ、２ＦｉＦＦ、３はプログラムの入っ
ているＲＯＭを示す。
ているＲＯＭを示す。
従来は、例えば第２図に示すＡＪＧ理、Ｂ処理をＮ回行
う場合には、第２図に示す如く、プログラムとして、Ｎ
の設定命令、ＮをＮ−１とする命令、Ｎが０でなければ
、Ａ処理命令のあるアドレス０００１へ行け、Ｎが０と
なれば条件分岐用フラグを例えばたてて入力せよ、の如
きプログラムを持ち、Ａ処理、Ｂ処理を例えばＮが２０
ならば、ＲＯＭＩ、ＦＦ２を介して、プログラムの入っ
ているＲＯＭ３のアドレス０００１〜０００４を２０回
指定し、ループ動作全行ない、Ｎが０になれば条件分岐
用フラグを例えば、立てて次のステップに進む。従って
、実際に必要なＡ処理命令、Ｂ処理命令以外に、第２図
の例では２つの命令（アドレス０００３，０００４）を
２０回行うことになるのでダイナミックステップ数が多
くなり、コンピュータとしての処理が遅くなる欠点があ
る。
う場合には、第２図に示す如く、プログラムとして、Ｎ
の設定命令、ＮをＮ−１とする命令、Ｎが０でなければ
、Ａ処理命令のあるアドレス０００１へ行け、Ｎが０と
なれば条件分岐用フラグを例えばたてて入力せよ、の如
きプログラムを持ち、Ａ処理、Ｂ処理を例えばＮが２０
ならば、ＲＯＭＩ、ＦＦ２を介して、プログラムの入っ
ているＲＯＭ３のアドレス０００１〜０００４を２０回
指定し、ループ動作全行ない、Ｎが０になれば条件分岐
用フラグを例えば、立てて次のステップに進む。従って
、実際に必要なＡ処理命令、Ｂ処理命令以外に、第２図
の例では２つの命令（アドレス０００３，０００４）を
２０回行うことになるのでダイナミックステップ数が多
くなり、コンピュータとしての処理が遅くなる欠点があ
る。
（Ｃ） 発明の目的
本発明の目的は上記の欠点をなくシ、プログラムのダイ
ナミックステ、プ数を大巾に減少出来又コンピュータの
処廖速度を向上出来るループカウンタ付プログラムカウ
ンタの枦供にある。
ナミックステ、プ数を大巾に減少出来又コンピュータの
処廖速度を向上出来るループカウンタ付プログラムカウ
ンタの枦供にある。
（ｄ） 発明の構成
本発明は上記の目的を達成するために、読出専用メモリ
と、其の出力を保持するフリップフロ。
と、其の出力を保持するフリップフロ。
プにて構成され、該フリ、プ７０．プの出力が現プログ
ラムアドレスで、これと、条件分岐用フラグとを該読出
専用メモリに入力し、其の出力が次のプログラムアドレ
スとなるプログラムカウンタにおいて、プログラムのル
ープ動作回数をカウントするループカウンタを設け、プ
ログラムのループ動作回数を、該ループカウンタに初期
設定する手段を持ち、該続出専用メモリから該ループカ
ウンタを制御する信号を出力し、眩ループカウンタで初
期値より、蚊プログラムのループ動作回数をカウントさ
せ、所定の数になった時、出力信号を出し、これが該読
出専用メモリの次に発生するプログラムのアドレスを指
定する条件分岐用のフラグとなることを特徴とする。
ラムアドレスで、これと、条件分岐用フラグとを該読出
専用メモリに入力し、其の出力が次のプログラムアドレ
スとなるプログラムカウンタにおいて、プログラムのル
ープ動作回数をカウントするループカウンタを設け、プ
ログラムのループ動作回数を、該ループカウンタに初期
設定する手段を持ち、該続出専用メモリから該ループカ
ウンタを制御する信号を出力し、眩ループカウンタで初
期値より、蚊プログラムのループ動作回数をカウントさ
せ、所定の数になった時、出力信号を出し、これが該読
出専用メモリの次に発生するプログラムのアドレスを指
定する条件分岐用のフラグとなることを特徴とする。
（ｅ） 発明の実施例
以下本発明の１実施例につき図に従って説明する。第３
図は本発明の実施例のループカウンタ付プログラムカウ
ンタのブロック図を示す。
図は本発明の実施例のループカウンタ付プログラムカウ
ンタのブロック図を示す。
図中第１図と同一機能のものは同一記号で示す。
１′はＲＯＭ、 ２！はＦＦ、３’はプログラムの入っ
ているＲＯＭ、４Ｖｉループカウンタ、５はノット回路
である。
ているＲＯＭ、４Ｖｉループカウンタ、５はノット回路
である。
動作としては、例えば菖２図のＡ処理、Ｂ処理を２０回
行なうとすると、ループ動作をさす前に、ＲＯＭ ３’
より、ループ回数２０の値を初期設定信号として、ルー
プカウンタ４に入力する。又プログラムカウンタはルー
プ動作をする度に、ＦＦ２’より、ループカウンタ制御
線を用い、信号を送り、ループカウンタ４にループ数の
カウントをさせる。
行なうとすると、ループ動作をさす前に、ＲＯＭ ３’
より、ループ回数２０の値を初期設定信号として、ルー
プカウンタ４に入力する。又プログラムカウンタはルー
プ動作をする度に、ＦＦ２’より、ループカウンタ制御
線を用い、信号を送り、ループカウンタ４にループ数の
カウントをさせる。
ループカウンタ４は出力信号のフラグにより、ループ処
理プログラムの最後のステップにて、カウント値が２０
になる迄はＡ処理命令のアドレス０００１を出力し、２
０になれば次のステップのアドレスを出力する。
理プログラムの最後のステップにて、カウント値が２０
になる迄はＡ処理命令のアドレス０００１を出力し、２
０になれば次のステップのアドレスを出力する。
以上の如くすることにより、ループ処理の終了判定がプ
ログラムの内容と独立に実行出来るので、ループ処理内
に終了判定のステップ（第２図のアドレス０００３，０
００４，０００５）が不必要となるので、ダイナミック
ステ、プ数は大巾に減少する。従って、ぞンビ、−夕は
高速処理が出来る０ 又ループカウンタ、ループカウンタ制ａｓ、ループカウ
ンタ出力信号線を検数にすれば多重ループを構成するこ
とも可能である。
ログラムの内容と独立に実行出来るので、ループ処理内
に終了判定のステップ（第２図のアドレス０００３，０
００４，０００５）が不必要となるので、ダイナミック
ステ、プ数は大巾に減少する。従って、ぞンビ、−夕は
高速処理が出来る０ 又ループカウンタ、ループカウンタ制ａｓ、ループカウ
ンタ出力信号線を検数にすれば多重ループを構成するこ
とも可能である。
（ｆ） 発明の効果
以上詳細に説明した如く、本発明によれば、プログラム
のループ動作回数を数えるループカラ／りを設けること
により、プログラムによるループ動作回数のカウント及
び条件分岐を行なわなくてすむので、プログラムのダイ
ナミックステップ数を大巾に減少出来、コンビ、−夕が
高速処理を行なうことが出来る効果がある。
のループ動作回数を数えるループカラ／りを設けること
により、プログラムによるループ動作回数のカウント及
び条件分岐を行なわなくてすむので、プログラムのダイ
ナミックステップ数を大巾に減少出来、コンビ、−夕が
高速処理を行なうことが出来る効果がある。
第１図は従来例のプログラムカウンタのブロック図、第
２図は従来例のループ動作をするプログラムの内容を示
す図、第３図は本発明の実施例のループカウンタ付プロ
グラムカウンタのプロ、り図である。 図中１．１′は読出専用メモリ、２．２′はＦＦ、３．
３′はプログラムの入っているＲＯＭ、４はル−プカウ
ンタ、５ｒｉノ、ト回路を示す。 １！ｙｔ■ グ ′＄ｚ図
２図は従来例のループ動作をするプログラムの内容を示
す図、第３図は本発明の実施例のループカウンタ付プロ
グラムカウンタのプロ、り図である。 図中１．１′は読出専用メモリ、２．２′はＦＦ、３．
３′はプログラムの入っているＲＯＭ、４はル−プカウ
ンタ、５ｒｉノ、ト回路を示す。 １！ｙｔ■ グ ′＄ｚ図
Claims (1)
- 続出専用メモリと、其の出力を保持するフリップフロッ
プにて構成され、該フリ、プフロ、プの出力が現プログ
ラムアドレスで、これと、条件分岐用フラグとを該読出
専用メモリに入力し、其の出力が次のプログラムアドレ
スとなるプログラムカウンタにおいて、プログラムのル
ープ動作回数をカウントするループカウンタを設け、プ
ログラムのループ動作回数を、該ループカウンタに初期
設定する手段を持ち、該続出専用メモリから該ルーブカ
ウｙりを制御する信号を出力し、該ループカウンタで初
期値より、該プログラムのループ動作回数をカウントさ
せ、所定の数になった時、出力信号を出し、これが該読
出専用メモリの次に発生するプログラムのアドレス管指
定する条件分岐用のフラグとなることを特徴とするルー
プカウンタ付プログラムカウンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57054950A JPS58172757A (ja) | 1982-04-02 | 1982-04-02 | ル−プカウンタ付プログラムカウンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57054950A JPS58172757A (ja) | 1982-04-02 | 1982-04-02 | ル−プカウンタ付プログラムカウンタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58172757A true JPS58172757A (ja) | 1983-10-11 |
Family
ID=12984937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57054950A Pending JPS58172757A (ja) | 1982-04-02 | 1982-04-02 | ル−プカウンタ付プログラムカウンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58172757A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5563617A (en) * | 1978-11-01 | 1980-05-13 | Uop Inc | Armrest mechanism |
-
1982
- 1982-04-02 JP JP57054950A patent/JPS58172757A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5563617A (en) * | 1978-11-01 | 1980-05-13 | Uop Inc | Armrest mechanism |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58172757A (ja) | ル−プカウンタ付プログラムカウンタ | |
| JPS59100957A (ja) | ル−プ制御方式 | |
| JPH0218729B2 (ja) | ||
| JPS6131896B2 (ja) | ||
| JP2532072Y2 (ja) | パターン発生器 | |
| JPS588011B2 (ja) | マイクロプログラムセイギヨホウシキ | |
| JPS5999552A (ja) | マイクロコンピユ−タ | |
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| JPH0210429A (ja) | プログラム構造化処理方式 | |
| JPH05181673A (ja) | マイクロプロセッサ | |
| KR920004728B1 (ko) | 스텝콘트롤명령의 고속처리 시스템 | |
| JP3116444B2 (ja) | 半導体計算装置および電子機器 | |
| JPS6049935B2 (ja) | マイクロプログラム制御方式 | |
| JPH0679271B2 (ja) | ル−プ制御回路 | |
| JPS6111850A (ja) | マイクロコンピユ−タシステム | |
| JPS62115541A (ja) | マイクロ命令分岐アドレス生成方式 | |
| JPH0340075A (ja) | マイクロコンピュータ | |
| JPH01180044A (ja) | データ処理装置 | |
| JPH0485627A (ja) | 条件分岐命令制御方法 | |
| JPS60246439A (ja) | 情報処理装置 | |
| JPS6234204A (ja) | 制御装置 | |
| JPS60220468A (ja) | ベクトル演算制御方式 | |
| JPS63291108A (ja) | プロセツサ | |
| JPS6353644A (ja) | 命令制御装置 | |
| JPH06161742A (ja) | 演算装置 |